计算机组成原理第四章 主存储器课件.ppt

计算机组成原理第四章 主存储器课件.ppt

ID:57034478

大小:852.00 KB

页数:39页

时间:2020-07-27

计算机组成原理第四章  主存储器课件.ppt_第1页
计算机组成原理第四章  主存储器课件.ppt_第2页
计算机组成原理第四章  主存储器课件.ppt_第3页
计算机组成原理第四章  主存储器课件.ppt_第4页
计算机组成原理第四章  主存储器课件.ppt_第5页
资源描述:

《计算机组成原理第四章 主存储器课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第四章主存储器4.1主存储器处于全机中心地位原因是:(1)当前计算机正在执行的程序和数据(除了暂存于CPU寄存器以外的所有原始数据、中间结果和最后结果)均存放在存储器中。CPU直接从存储器取指令或存取数据。(2)计算机系统中输入输出设备数量增多,数据传送速度加快,因此采用了直接存储器存取(DMA)技术和输入输出通道技术,在存储器与输入输出系统之间直接传送数据。(3)共享存储器的多处理机的出现,利用存储器存放共享数据,并实现处理机之间的通信,更加强了存储器作为全机中心的作用。现在大部分计算机中还设置有辅助存储器(简称辅存)或外存储

2、器(简称外存),通常用来存放主存的副本和当前不在运行的程序和数据。在程序执行过程中,每条指令所需的数据及取下一条指令的操作都不能直接访问辅助存储器。由于中央处理器是高速器件,而主存的读写速度则慢得多,不少指令的执行速度与主存储器技术的发展密切相关。4.2主存储器分类能用来作为存储器的器件和介质,除了其基本存储单元有两个稳定的物理状态来存储二进制信息以外,还必须满足一些技术上的要求。另外价格也是一个很重要的因素。主存储器的类型:(1)随机存储器(randomaccessmemory,简称RAM)随机存储器(又称读写存储器)指通过指

3、令可以随机地、个别地对各个存储单元进行访问,一般访问所需时间基本固定,而与存储单元地址无关。(2)只读存储器(read

4、onlymemory,简称ROM)只读存储器是一种对其内容只能读不能写入的存储器,在制造芯片时预先写入内容。它通常用来存放固定不变的程序、汉字字型库、字符及图形符号等。由于它和读写存储器分享主存储器的同一个地址空间,故仍属于主存储器的一部分。(3)可编程序的只读存储器(programmableROM,简称PROM)一次性写入的存储器,写入后,只能读出其内容,而不能再进行修改。(4)可擦除可编程序只读存储器(e

5、rasablePROM,简称EPROM)可用紫外线擦除其内容的PROM,擦除后可再次写入。(5)可用电擦除的可编程只读存储器(electricallyEPROM,简称E2PROM)可用电改写其内容的存储器,近年来发展起来的快擦型存储器(flashmemory)具有E2PROM的特点。上述各种存储器,除了RAM以外,即使停电,仍能保持其内容,称之为“非易失性存储器”,而RAM为“易失性存储器”。4.3主存储器的主要技术指标(2)存储速度(1)存储容量(3)存储器的带宽主存存放二进制代码的总数量读出时间写入时间存储器的访问时间存取时

6、间存取周期读周期写周期连续两次独立的存储器操作(读或写)所需的最小间隔时间位/秒4.4主存储器的基本操作1、为了从存储器中取一个信息字,CPU必须指定存储器字地址,并进行“读”操作。CPU需要把信息字的地址送到AR,经地址总线送往主存储器。同时,CPU应用控制线(read)发一个“读”请求。此后,CPU等待从主存储器发来的回答信号,通知CPU“读”操作完成。主存储器通过ready线做出回答,若ready信号为“1”,说明存储字的内容已经读出,并放在数据总线上,送入DR。这时,“取”数操作完成。为了“存”一个字到主存,CPU先将信

7、息字在主存中的地址经AR送地址总线,并将信息字送DR。同时,发出“写”命令。此后,CPU等待写操作完成信号。主存储器从数据总线接收到信息字并按地址总线指定的地址存储,然后经ready控制线发回存储器操作完成信号。这时,“存”数操作完成。从以上讨论可见,CPU与主存之间采取异步工作方式,以ready信号表示一次访存操作的结束。2、主存和CPU的联系MDRMARCPU主存读数据总线地址总线写芯片容量3、半导体存储芯片的基本结构译码驱动存储矩阵读写电路1K×4位16K×1位8K×8位片选线读/写控制线地址线……数据线……地址线(单向)

8、数据线(双向)1041411384、存储芯片片选线的作用用16K×1位的存储芯片组成64K×8位的存储器32片当地址为65535时,此8片的片选有效8片16K×1位8片16K×1位8片16K×1位8片16K×1位4.6随机存取存储器1.静态RAM(SRAM)(1)静态RAM基本电路A´触发器非端1T4T~触发器5TT6、行开关7TT8、列开关7TT8、一列共用A触发器原端T1~T4T5T6T7T8A´A写放大器写放大器DIN写选择读选择DOUT读放位线A位线A´列地址选择行地址选择T1~T42.静态存储器的读写时序ACSDOUT

9、地址有效地址失效片选失效数据有效数据稳定高阻(1)读时序tAtCOtOHAtOTDtRC片选有效读周期tRC地址有效下一次地址有效读时间tA地址有效数据稳定tCO片选有效数据稳定tOTD片选失效输出高阻tOHA地址失效后的数据维持时间ACSWEDOUTDIN写时

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。