硬件系统设计课件.ppt

硬件系统设计课件.ppt

ID:57022768

大小:113.00 KB

页数:21页

时间:2020-07-26

硬件系统设计课件.ppt_第1页
硬件系统设计课件.ppt_第2页
硬件系统设计课件.ppt_第3页
硬件系统设计课件.ppt_第4页
硬件系统设计课件.ppt_第5页
资源描述:

《硬件系统设计课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第三章 TMS320C54x硬件系统设计3.1硬件系统组成3.2时钟及复位电路设计3.3供电系统设计3.4外部存储器和I/O扩展设计3.5JTAG在线仿真接口接口设计3.1硬件系统组成图3.1硬件系统框图3.1硬件系统组成图3.1语音处理系统硬件框图3.2时钟及复位电路设计3.2.1时钟电路设计1、DSP芯片内部振荡器+外部晶体与电容电路DSP图3.2内部振荡电路2、封装好的晶体振荡器简单方便常用方法图3.3封装好的晶体振荡电路X2/CLKDSPX13.2.2复位电路设计1.复位操作的功能通过复位引脚RS使C54x进入一已知状态复位后为高电平如果MP/=0,则处理器从片内ROM开始

2、执行程序,否则,它将从片外程序存储器开始执行程序。处理器复位操作包括1)置PMST中IPTR=1FFh。2)置MP/ 位为引脚MP/  电平。3)置PC=FF80h,4)将FF80h加到PAB。5)置数据总线为高阻、控制线为无效状态。6)产生中断响应信号   。7)置ST1的INTM=1,关闭所有的可屏蔽中断。8)IFR清0。9)产生同步复位信号(  ),外围电路初始化。10)将PMST、ST1、相应状态位置成初始值。复位脉冲消失后约5个时钟周期,DSP开始从FF80H处取代码执行。3.2.2复位电路设计2.两种复位需求上电复位刚接通电源时,复位电路应处于低电平使系统从一个初始状态

3、开始工作,低电平保持的时间应该大于系统的晶振启振时间(100~200ms),避免晶振启振时的非线性影响整个系统的稳定运行;工作中复位要求复位的低电平至少保持6个时钟周期,以保证芯片能够正确完成初始化。3.2.2复位电路设计3.两种复位电路RC复位电路自动监控复位芯片电路图3.4简单的RC复位电路优点:成本低缺点:功耗大,可靠性差;响应速度慢;电阻电容受温度等环境影响较大,设计困难;3.2.2复位电路设计3.两种复位电路RC复位电路自动监控复位芯片电路优点:性能全,价格低,可靠性高多种功能(上电复位;掉电复位;电压跌落复位;看门狗定时输出;多种复位输出方式(OC低电平,推挽高电平,推

4、挽低电平输出)复位门限可选择范围1.6~5.0V,步长0.1V图3.5有监视功能的复位电路C54xDSPXF3.3供电系统设计C54x系列DSP芯片采用双电源供电,I/O设备的电压为3.3v,内核电压为1.8v/2.5v。内核电源采用1.8V供电可以降低功耗;I/O电源采用3.3V供电使得DSP芯片可以直接与外部低压器件接口,而不需要额外的电平转换电路。TI公司提供专用电源芯片,将5v直流电源转为DSP需要的3.3v,1.8v/2.5v。TPS76318,TPS76333是TI公司提供的单电源输出芯片,TPS76318将5V电压转换为1.8V,TPS76333将5V电压转换为3.3

5、V。TPS73HD318是TI公司提供的双电源输出芯片,两路输出电压一路为1.8V,一路为3.3V图3.6TPS73HD318供电系统3.4外部存储器和I/O扩展设计扩展一片速度较快SRAM:为运行较大用户程序用作程序存储器以及部分数据存储空间,以配合TMS320VC5402的运行。FLASH作为断电后仍能可靠存储数据的数据存储器。开发的DSP系统应用板,最终要脱离仿真器独立进行现场作业。系统板上电后,引导程序(BOOTLOADER)把DSP应用程序从FLASH加载到读写速度较快的SRAM或DSP内部DARAM进行工作。具体选择芯片时,主要考虑以下的系统要求:低电压工作、接口速度、

6、容量、时序要求等因素。设计接口的重点是接口时序的分析设计,然后由控制逻辑生成所要求的控制时序。DSP与外部存储器接口控制信号:A0~A15:地址总线D0~D15:数据总线:外部存储器的总线选通控制信号:外部程序存储器选通信号:外部数据存储器选通信号:读/写控制信号:外部I/O选通信号3.4外部存储器和I/O扩展设计图3.7外部存储器连接A0~A15D0~D15MSTRBDSDSPA0~A15D0~D15CEOEWE³1R/W图3.8扩展存储器图IS61LV12816-10ns作为数据存储器以及为将来扩展的程序存储器高性能CMOS型的静态RAM,3.3V供电,容量为128K字,存取速

7、度可达10ns,VC5402的速度为100MHz,以需要插入一个等待周期,该周期由软件等待状态寄存器(SWWSR)设置。VC5402内部的16KDARAM既可映射到程序区,又可映射到数据区。在程序区的高端有4K的内部ROM,其内存放着启动代码等。设计中将IS61LV12816低32KB当作数据存储区。这样数据区地址的分配如下:0000H---3FFFH内部的存储区(OVLY=1,MC/MP=0),16K4000H---7FFFH对应IS61LV12816的4000H-

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。