数字电路课程设计_抢答器课件.ppt

《数字电路课程设计_抢答器课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字电路课程设计课件数字计时器的设计武汉职业技术学院电信工程学院黄建农电子数字计时器的设计及制作指导思想在学完《数字电路》课程后，为了巩固同学们所学的基础知识和基础知识的应用，提高独立思考问题；分析问题和解决今后工作中的实际问题的能力，为了把同学们培养成为既有理论知识又有实际动手能力的良好素质人才，特针对《数字电路》课程，开设数字计时器的实训课，其目的是通过设计、制作、帮助同学们掌握简单数字系统的设计和制作方法，让同学们学会查阅有关资料，使他们将学过的知识融会贯通。电子数字计时器产品实例图数字计时器内部构造图数字计时器组成方框图电源振荡器分

2、频器时间分割号驱动电路逻辑控制电路显示屏驱动电路音频放大60HZMM5459译码/驱动181351916RC17TCK——6222GE显示器3027非门电子数字计时器课程设计的步骤：一、确立电子数字计时器的制作思路二、查阅有关资料绘制设计初稿三、根据初稿再查阅有关资料，反复修改设计稿以取得正确的理论知识的支撑，并绘出各部分的电路图四、按所设计的电路去选择、测试好元器件、并装配成为产品。五、调试好产品的技术指标。六、若组装出的产品有故障，需要依据所学知识独立思考、找出问题的根源，并排除产品的故障七、准备设计论文答辩数字计时器的设计构思要想构成

3、数字钟，首先应有一个能自动产生稳定的标准时间脉冲信号的信号源。还需要有一个使高频脉冲信号变成适合于计时的低频脉冲信号的分频器电路，即频率为1HZ的“秒脉冲”信号。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，这就需要分别设计60进制，24进制，（或12进制的计时器，并发出驱动AM；PM的标志信号）。各计数器输出的信号经译码器/驱动器送到数字显示器对应的笔划段，使得“时”、“分”、“秒”得以数字显示。值得注意的是：任何数字计时器都有误，因此应考虑校准时间电路，校时电路一般采用自动

4、快调和手动调整，“自动快调”是利用分频器输出的不同频率脉冲使得显示时间自动迅速的得到调整。“手动调整”是利用手动的节拍调整显示时间。1、数字钟的原理框图脉冲源（晶振）时分秒显示器时分秒译码/驱动正弦波或不规则矩形波整形器规则的矩形波分频器校时电路K时分秒计时器2、数字计时器的设计方法：（3）设计分频器（1）设计脉冲源（2）设计整形电路（5）译码器/驱动器（4）设计计数器（6）设计校时电路下面，按数字计时器的设计方法来逐一分析讲解（1）设计脉冲源电路：（所学过的自激式振荡电路有如下）自激多谐振荡器自激间歇振荡器石英晶体振荡器选择石英晶体振荡器

5、的理由由于通常要求数字钟的脉冲源的频率要十分稳定、准确度高，因此要采用石英晶体振荡器，其他的多谐振荡器难以满足要求。石英晶体不但频率特性稳定，而且品质因数很高，有极好的选频特性。一般情况下，晶振频率越高，准确度越高，但所用的分频级数越多，耗电量就越大，成本就越高，在选择晶体时应综合考虑。石英晶体振荡电路1石英晶体振荡器的频率取决于石英晶体的固有频率，与外电路的电阻电容的参数无关CJTG1G2RU032768HZR1G1G2R2JTC1C2U032768HZ石英晶体振荡电路2RC为时间元件，改变C的值可调整晶体振荡器的输出频率，石英晶体的振荡

6、频率为32768HZ（2）设计整形电路：由于晶体振荡器输出的脉冲是正弦波或是不规则的矩形波，因此必须经整形电路整形。我们已学过的脉冲整形电路有以下几种：削波器、门电路、单稳态电路、双稳态电路、施密特触发器等。例1：构成施密特的电路的几中形式：1.用555定时器构成的施密特触发器两级CMOS反相器组成的回差电压可调的施密特触发器R2G1G2R1UOUi3.用门电路构成的触发器2.集成施密特触发器（74LS13）UiQQ2CKSG1G2G3门电路组成的整形电路传输后不规则的矩形脉冲经过整形后的矩形脉冲（3）设计分频器分频器——能将高频脉冲变换为

7、低频脉冲，它可由触发器以及计数器来完成。由于一个触发器就是一个二分频器，N个触发器就是个分频器。如果用计数器作分频器，就要按进制数进行分频。例如十进制计数器就是十分频器，M进制计数器就为M分频器。2N若我们从市场上购买到石英晶体振荡器其频率为32768HZ，要想用该振荡器得到一个频率为1HZ的秒脉冲信号，就需要用分频器进行分频，分频器的个数为=32768HZ，N=15即有15个分频器。这样就将一个频率为23768HZ的振荡信号降低为1HZ的计时信号，这样就满足了计时规律的需求：60秒=1分钟，60分=1小时，24小时=1天。2N用JK触发器

8、或计数器了作为分频器的方框图经过15级二分频经过九级二分频用JK触发器构成的分频器用计数器触发器构成的分频器（4）设计计数器计数器的设计，以触发器为单元电路，根据进制按有权码或无