应用matlab数字逻辑电路仿真课件.ppt

《应用matlab数字逻辑电路仿真课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、§5.1组合逻辑电路仿真特点：任何时刻的输出值仅与该时刻的输入有关，而与过去的输入状态无关。一、编码器仿真利用simulink模块搭建一个3位二进制编码器的仿真模型。X0X1X2X3X4X5X6X7Z2Z1Z010000000000010000000010010000001000010000011000010001000000010010100000010110000000011113位二进制编码器真值表由真值表可知逻辑表达式为：创建模型如下：注意事项：对于PulseGenerator的属性中设置，选用

2、Samplebased、Amplitude=1、Period=8、pulsewidth=1、phasedelay=0，1，2，3，4，5，6，7、sampletime=1意义见下页Amplitude：脉冲输出幅度；Period：脉冲序列周期，单位为采样时间，如设置为8，代表序列周期为8个采样时间。pulsewidth:脉冲宽度，也是以采样时间为单位，如设置为1，表示脉冲宽度为一个采样时间。sampletime：采样时间，以秒为单位。如设置为1，表示每秒钟采样一次，计算机中表示每秒钟一个值。二、译码器仿真

3、利用SIMULINK模块搭建一个3线—8线二进制译码器Z0Z1Z2Z3Z4Z5Z6Z710000000010000000010000000010000000010000000010000000010000000013线—8线二进制译码器真值表X2X1X0000001010011100101110111由真值表可知逻辑表达式为：创建模型如下：注意pulsegenerator模块的参数设置模块名称PulsetypeamplitudeperiodPulsewidthPhasedelaySampletimeX2

4、samplebased12114X1samplebased12112X0samplebased12111子系统4线-6线译码器的仿真模型，p119,例5-3注意：要设置系统的仿真时间为20秒，才能达到图5-16的效果。三、全加器实现4位二进制运算1、建立全加器子模块由全加器真值表可知全加器的逻辑表达式为:其中，A被加数，B加数，C来自低位全加器的进位，S是全加器的和，D是全加器的进位。故可得全加器子模块为:A=0101,B=0111实现A+B§5.2时序逻辑电路仿真基本触发器模块：1、RS触发器RS触发

5、器真值表SRQnQn+10000100110010010110110010101101100011100可得其逻辑功能表达式：2、JK触发器JK触发器真值表QnKJQn+10000100101010100111010010101011101011101可得其逻辑功能表达式：3、D触发器可得其逻辑功能表达式：例1：同步十进制计数器8421BCD码十进制同步加法计数器逻辑表达式为：8421BCD码十进制同步加法计数器子系统封装以后异步十进制计数器1）逻辑表达式2）模型3）仿真