电工电子技术基础与应用第10章 组合逻辑电路课件.ppt

《电工电子技术基础与应用第10章 组合逻辑电路课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第10章组合逻辑电路10.1组合逻辑电路的分析与设计10.1.1组合逻辑电路的基本概念在数字逻辑电路中，如果一个电路在任何时刻的输出状态只取决于该时刻的输入状态，而与电路的原有状态无关，则该电路称为组合逻辑电路。结构特点：组合电路由门电路组合而成，门电路是组成组合逻辑电路的基本单元。输入信号可以有1个或若干个，输出信号可以有1个也可以有多个。电路中没有记忆单元，输出到输入没有反馈连接。功能特点：电路在任何时刻的输出状态只取决于该时刻各输入状态的组合，而与电路的原状态无关，即无记忆功能。组合逻辑电路的功能除逻辑函数式来描述外，还可以用真值表、卡诺图、逻辑图等方法进行描述。

2、10.1.2组合逻辑电路的分析组合逻辑电路分析：根据给定逻辑电路，找出输出变量与输入变量之间的逻辑关系，并确定电路的逻辑功能。组合逻辑电路的分析步骤如下。1）由给定逻辑电路写出其输出逻辑函数表达式。2)对输出逻辑表达式进行化简。3)根据输出逻辑表达式列真值表。4)说明逻辑电路的功能。【例】分析图所示的组合逻辑电路。（3)说明逻辑功能。由表可以看出：当A、B输入的状态不同时，输出Y=1；当A、B输入的状态相同时，输出Y=0。因此，图所示逻辑电路具有异或功能，为异或门。10.1.2组合逻辑电路的设计组合逻辑电路的设计是根据给定的逻辑功能或逻辑要求，求得实现这个功能或要求的逻

3、辑电路。设计过程如下。1）分析设计要求，列真值表。2）根据真值表写出逻辑表达式。3）化简逻辑表达式。4）根据逻辑表达式画出逻辑电路图。【例】用与非门设计举重裁判表决电路。设举重比赛有3个裁判，—个主裁判和两个副裁判。杠铃完全举成功的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。解（1)分析设计要求，设主裁判为变量A，副裁判分别为B和C。表示成功与否的灯为Y。裁判成功为1，不成功为0。（2）根据逻辑要求列出真值表。三个输入变量，共有8种不同组合，真值表见表。10.2常用组合逻辑电路10.2.1加法

4、器1半加器两个一位二进制数相加运算称为半加，实现半加运算功能的电路称为半加器。半加器的输入是加数A、被加数B，输出是本位和S、进位C，根据二进制数加法运算规则，其真值表如表所示。根据表达式可以画出半加器的逻辑图，如图所示图10-5半加器逻辑图a)逻辑图b）逻辑符号2.全加器将两个多位二进制数相加时，除了将两个同位数相加外，还应加上来自相邻低位的进位，实现这种运算的电路称为全加器。全加器具有三个输入端，A、B为被加数和加数，Ci-1是来自低位的进位输入，两个输出端，Ci是向高位的进位输出，Si是本位和输出。3多位加法器能够实现多位二进制数加法运算的电路称为多位加法器，按照

5、相加的方式不同，又分为串行进位加法器和超前进位加法器。（1）串行进位加法器要进行多位数相加，最简单的方法是将多个全加器进行级联，称为串行进位加法器。如图所示是4位串行进位加法器，从图中可见，两个4位相加数A3A2A1A0和B3B2B1B0的各位同时送到相应全加器的输入端，进位数串行传送。全加器的个数等于相加数的位数，最低位全加器的Ci-1端应接0。串行进位加法器的优点电路比较简单，缺点是运算速度比较慢。因为进位信号是串行传递，图中最后一位的进位输出C3要经过4位全加器传递之后才能形成。如果位数增加，传输延迟时间将更长，工作速度更慢。串行进位加法器常用在运算速度不高的场合

6、，当要求运算速度较高时，可采用超前进位加法器。（2）超前进位加法器为了提高速度，人们又设计了一种多位数快速进位(又称超前进位)的加法器。所谓快速进位，是指在加法运算过程中，各级进位信号同时送到各位全加器的进位输入端，现在的集成加法器，大多采用这种方法。CT74LS283是一种典型的快速进位的集成4位加法器；其逻辑符号如图所示。4集成加法器的应用一片CT74LS283只能进行4位二进制数的加法运算，将多片CT74LS283进行级联，就可扩展加法运算的位数。【例】用CT74LS283组成的8位二进制数加法运算。解：两个8位二进制数的加法运算需要用两片CT74LS283才能实

7、现，连接电路如图所示。10.2.2编码器编码是将字母、数字、符号等信息编成一组二进制代码。完成编码工作的数字电路称为编码器。1普通编码器普通编码器的特点是不允许两个或两个以上的输入同时要求编码，即输入要求是相互排斥的。在对某一个输入进行编码时，不允许其他输入提出要求。如计算器中的编码器属于这一类，因此在使用计算器时，不允许同时键入两个量。下面以3位二进制编码器为例说明普通编码器的设计方法。【例】设计一个能将I0、I1、…、I78个输入信号编成二进制代码输出的编码器。用与非门和非门实现。解：（1）分析设计要求，列真值表由题意可知，该编码器有