简易数控直流电源设计报告.doc

《简易数控直流电源设计报告.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、信息科学与技术学院电子综合设计报告项目名称：简易数控直流电源指导老师：组号：6成员：班级：简易数控直流电源【摘要】：本课程设计主要使用集成555定时器、CPLD器件isp1016E、运算放大器LM324、稳压器等器件，运用数模混合电路及可编程器件制作输出电压范围为0～9.9V、步进0.1V的两位数码管显示的可控数字直流电源。本设计包括以下四部分：1时钟部分：为CPLD部分的可逆计数器提供时钟脉冲。2电源部分：为设计中各个芯片等电路中各个部分提供电源。3CPLD部分：包括核心控制部分、BCD转二进制和BCD转7段译码显示三部分，分别实现“＋”、“－”

2、、“置数”控制，0~99的二进制输出，译码显示功能（针对共阴极数码管）。4D/A转换及扩流部分：将数字信号转换为模拟信号，然后经过扩流电路实现所需要的电压及电流的输出（输出电压范围0～9.9V,步进0.1V，电流500mA）。以上各个功能均在仿真及实际作品制作中予以实现。【关键词】：数模混合、数控电源、PLD、ABLE语言、D/A转换【正文】：一、方案设计要求1．设计任务设计并制作有一定输出电压范围和功能的数控电源。要求实现对输出电压的比较精确（步进0.1V）的控制。2． 设计要求（1）基本要求1） 输出电压范围：0～9.9V，步进0.1V，纹波不

3、大于10mV。2） 输出电流：500mA。3）  输出电压用数码管显示。4）  由“+”、“-”键分别控制输出电压步进增或减。5）  为实现上述工作，自制一稳压直流电源。（2）提高部分1）  输出电压可预置在0～9.9V之间任意值。2）  输出电压可自动增加或减少（步进不变）。3）  增加保护电路：输出电压不能发生从0.0®9.9（或9.9®0.0）跳变。二、方案设计及思路根据设计要求及方案图所显示的结构及功能，此次设计我们主要使用555定时器、CPLD器件isp1016E、运算放大器、简易变压器、稳压器等器件，运用数模混合电路制作输出电压范围为0

4、～9.9V、步进0.1V的两位数码管显示的可控数字直流电源。下图所示为本设计总体方案的结构框图：本次设计中我们将总体方案分以下几个部分分别实现：1时钟部分时钟部分主要功能是为CPLD部分的可逆计数器提供时钟脉冲。产生周期性时钟的方法有以下几种：1）555构成多谐振荡电路；2）晶振产生信号，然后用分频器分频产生；3）直接由计数器产生；4）可以用施密特触发器构成振荡电路产生等。若是要求时钟特别精确可以通过晶振产生信号，然后用分频器分频产生所需的时钟。由于本设计中对时钟的要求不是很高，所以可以用555构成多谐振荡电路产生所需的周期性时钟。2电源部分电源部

5、分的主要功能是为设计中运放、ISP1016E、DAC0832、555以及电路中某些部分提供电源。主要运用各个稳压器加以实现的各个不同电压的输出。3CPLD部分CPLD部分的主要功能是实现电源电压输出的控制及驱动数码管显示所调节的电压（调节范围0～9.9V,步进0.1V）。该部分也是最核心的部分，要求由按键来实现“+”、“-”的控制功能，并且还考虑到开关防抖的问题，也实现了提高部分的“置数”、防止0.0®9.9（或9.9®0.0）跳变等功能。4D/A转换及扩流部分：运用DAC0832及稳压器7805实现了数字信号转换为模拟信号，然后经过扩流电路实现所

6、需要的电压及电流的输出的功能。此部分电路的输出即为我们的数控直流电源所要求实现的电压及电流输出。电路整体思路是将上述四部分合理整合，由时钟部分为CPLD控制部分提供时钟脉冲，而控制部分与D/A转换及扩流部分紧密联系，两个部分实现了数码管两位显示CPLD部分控制的电压输出控制和置数。而各个电路中不同芯片器件正常工作所需要的电压则有我们的电源部分实现。通过以上整合操作，最终实现了预期要求的数控直流电源。另外提高部分功能我们也都通过CPLD部分加以实现。具体分析在下面部分将予以给出。三、各部分电路具体分析及调试1时钟部分：电路图如下：电路分析：根据上图所

7、示电路不难看出电路主要由555定时器构成，基本原理是运用555出发特性和电容充电放电实现触发器置位翻转。电源接通之后，电容C1充电，Vc上升，达到2/3Vcc时，触发器被复位，此时输出Vo为低电平，电容C1通过R2放电，当电压下降到1/3Vcc时，触发器被置位，Vo翻转为高电平。电容充电及放电时间分别为：Tpl＝0.7R2×C1，Tph＝0.7（R1＋R2）×C2；可知其产生的方波周期频率为f＝1/(Tpl+Tph)=1.43/(R1+2R2)C1根据本次设计需要时钟周期为100Hz我们选择了如图所示大小的电阻及电容。电路调试：运用第二部分的电源，

8、通电后，接入电路，能够正常产生100Hz时钟，（通过CPLD部分正常工作可以得知）为PLD部分提供符合要求的时钟。不过由于