EDA实验报告——消抖电路.doc

《EDA实验报告——消抖电路.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、一、消抖电路设计仿真1、基本知识点LPM定制D触发器。按键消抖电路的设计，仿真，应用。2、实验设备（1）PC机一台。（2）自制数字系统试验箱。（3）QuartusⅡ配套软件。3、实验概述消抖电路原理及实现脉冲按键与电平按键通常采用机械式开关结构，其核心部件为弹性金属簧片。因为按键信号在开关拨片与触电接触后经多次弹跳才会稳定，所以设计者需要根据实际情况进行按键消抖处理以提取稳定脉冲。常见的电平检测消抖法通过多次检测按键信号电平值，并比较判断来获取开关状态。4、实验内容及步骤（1）利用PLM实现D触发器，并

2、生成VHDL文件。1，新建工程所在文件夹名称为d_chufaqi，工程名称和顶层实体名称均为d_chufaqi，选择目标器件为EPF10K20TI144-4.2，选择菜单Tools——MegaWizardPlug-inManager命令，弹出如下对话框：3，如上图选择Next，弹出如下图所示宏功能选择对话框：4，如上图在左侧选择InstalledPlug-in——storage——lpm_ff。设置目标器件为Flex10K，元件名为d_chufaqi，文件输出类型为VHDl。单机Next，弹出如下图：如

3、上图设置，点击Next，对话框如下：设置如上，然后点击finish。此时便在工程文件夹下得到了d_chufaqi的VHDL文件。（2）设计消抖电路。1、新建工程，工程文件夹、工程名、顶层实体名均命名为xiaodou，将上一步得到的D触发器的VHDL文件复制到本工程文件夹中，创建VHDL文件，代码如下:libraryIEEE;useIEEE.std_logic_1164.all;entityxiaodouisport(clk:instd_logic;d_in:instd_logic;d_out:outst

4、d_logic);endxiaodou;architectureaofxiaodouissignalw,x:std_logic;componentd_chufaqiisport(clock:instd_logic;data:instd_logic;Q:outstd_logic);endcomponent;Begindff1:d_chufaqiportmap(clk,d_in,w);dff2:d_chufaqiportmap(clk,w,x);d_out<=wand(notx);enda;2、进行编译，通

5、过后创建波形文件，原是波形图如下：创建网表，进行功能仿真，得到如下仿真图形：3、进行编程下载。分配引脚，clk分配122，d_in分配65，clout分配20，下载后按65号键可观察到20号灯的变化情况。二、仿真验证1、基本知识点电路仿真基本方法。2、实验设备（1）PC机一台。（2）自制数字系统试验箱。（3）QuartusⅡ配套软件。3、实验内容及步骤1、新建工程，工程文件夹、工程文件、顶层是体名均为fangzhen,新建图形文件，选择74194元件，画出如下所示电路图：2、对电路图进行编译，成功后创建

6、波形文件，原始波形图如下所示：对各输入输出进行位置调整，调整好后如下图：3、信号整合：选中a、b、c、d信号，右击所选信号区域，快捷菜单中选择Grouping——Group命令打开Group对话框，Group名为abcd,Radix下拉列表中选中Binary项，如下图：1、同样的方法对其他信号进行编组，编好后如下图：5、激励输入及分段仿真。首先设置时钟等系统信号激励完成电路初始状态，如下图：1、将时间轴划分为连续的时间段，一时间段完成一小步实验内容。一小段信号激励输入完成后立即生成波形并判断结果：波形正

7、确之后再根据下一步实验内容直至完成所有实验内容仿真，具体如下图所示：生成网表，进行功能仿真，得到如下波形图：将clrn作调整，如下图：再此进行功能仿真，得到图形如下：经过多次调整和分段仿真后，得到最终仿真图如下：4、实验心得此次实验做得格外认真，尤其是后面分段仿真的那个实验，在实验室没做完，回到寝室后又按着教材上的指示一步一步的仿真。最终终于得到了仿真波形，很高兴，虽然花了很多时间很多精力。继续努力！