武汉大学2015年数电期中试卷_带答案.doc

《武汉大学2015年数电期中试卷_带答案.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、武汉大学电气工程学院2014-2015学年度第二学期期中考试《数子电子技术基础》试卷姓名学号成绩一、填空题(每空1分，共20分)1．有一数码10010011，作为自然二进制数时，它相当于十进制数(147)；作为8421BCD码时，它相当于十进制数(93)。2.如果对键盘上108个符号进行二进制编码，则至少要(7)位二进制数码。3.三态门电路输出有(高电平)、(低电平)和(高阻)三种状态。4.TTL与非门多余的输入端应接(高)电平；而CMOS或非门多余的输入端应接(低)电平。5.将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。该ROM有(1

2、1)根地址线，有(16)根数据读出线。6.TTL集成JK触发器正常工作时，其和端应接(高)电平。7.进行同步时序逻辑电路的分析时，最重要的是需要得到(输出)方程组和(状态)方程组，而其中后者又需要根据(激励)方程组和触发器的(特性)方程得到。8.由555定时器构成的三种电路中(单稳触发器)和(施密特触发器)是脉冲的整形电路。9.实现A/D转换的主要方法有(并行比较)、(逐次逼近)和(双积分)。二、单项选择题(每空2分，共20分)1.函数F(A,B,C)=AB+BC+AC的最小项表达式为()。A.∑m(0,2,4)B.∑m(3,4,5,6)C.∑m(0,2,3,4)B

3、.∑m(2,4,6,7)2.有一左移移位寄存器，预先置入1011后，其串行输入端固定为0，在4个移位脉冲作用后，其并行输出端状态为(B)。A.1011B.0000C.0011B.10103.已知74LS138的三个使能端的状态为：,，地址码A2A1A0=101，则输出Y7-Y0为(D)。A. 11111101 B. 10111111  C. 11110111 D. 111111114．对CMOS门电路，以下(B)说法是错误的。A.输入端悬空可能会造成门的损坏。B.输入端与地之间接5MΩ的大电阻时，相当于接高电平1。C.输入端与地之间接5MΩ的大电阻时，相当于接低电平

4、0。D.噪声容限与电源电压有关。5．VHDL语言中，给Bit类型信号变量a赋值的语法正确的是(C)。A.a=’1’B.a:=’1’C.a<=’1’D.a<=16．一个5位二进制加法计数器，从00000状态开始，经过75个时钟脉冲后，计数器的状态为(A)。A.01011B.01100C.01010D.001117．为了将正弦信号转换成与之频率相同的脉冲信号，可采用(D)。A.多谐振荡器B.移位寄存器C.单稳态触发器D.施密特触发器8.有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为(A)。A.8.667VB.4VC.6.25

5、VD.9.375V9.已知某触发器的特性表如题2.9表所示(A,B为触发器的输入信号)，则输出信号逻辑表达式为(B)。A.B.C.D.题2.9表题2.10图10.已知某电路在输入和输出的波形如题2.10图所示。则该电路为(B)。A.JK触发器B.单稳态触发器C.施密特触发器D.移位寄存器三、化简（每题5分，共10分）1.用代数法化简逻辑函数：Y＝A+B2.用卡诺图化简逻辑函数：且BC=0。四、计算简单题（6+6+8=20分）1．题4.1图中为用TTL电路驱动CMOS电路的实例，试计算上拉电阻的取值范围，TTL与非门在VOL≤0.3V时最大输出电流为8mA，输出管截止

6、时有50uA电流，CMOS或非门输入电流可忽略，要求加到CMOS或非门的电压VIH≥4V，VIL≤0.3V,电源电压为5V。(0.59k-20k)题4.1图题4.2图2.分析题4.2图中电路的逻辑功能。要求写出逻辑函数表达式，列出真值表。3.试画出题4.3图中电路在时钟CP，输入A的作用下，Q1，Q2和X的波形，并说明电路的功能。设触发器的初始状态为0。题4.3图五、分析设计题（10+10+10=30分）1.试用一片74LS138并附加必要的门电路，实现交通灯失灵的判断电路，要求在交通灯控制电路失灵而造成信号灯无效组合时报警。有效交通灯组合如题5.1图所示。（74L

7、S138引脚图见书P168，逻辑功能表见书P169）题5.1图2.两片555定时器构成题5.2图所示电路：（1）说明两片555各构成什么电路？（2）定性画出VO1、VO2的波形。并简单说明VO1、VO2的关系。（3）估算VO1、VO2端波形的周期T各为多少？(555定时器引脚图和功能表见书P431和P432)均为多谐振荡器；T1=0.7ST2=0.14ms题5.2图3.试用集成计数器74161一块，数据选择器74151(八选一数据选择器)两块及适当的门电路组合设计一个序列信号发生器。序列输出信号依次为1、1、0、1、1、0、1、1、0、0、1、0。以此循环反复。