欢迎来到天天文库
浏览记录
ID：56472842
大小：314.50 KB
页数：5页
时间：2020-06-24
《加法器 减法器.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、实验二组合逻辑电路实验—加法器实验目的：1.掌握加法器相关电路的设计和测试方法2.掌握常见加法器集成芯片使用方法实验原理：在组合逻辑电路中任意时刻的输出只取决于该时刻的输入，与电路原来的状态无关。常见加法器芯片：加减法电路常见芯片74LS183，74LS283等实验内容：一、实现两个BCD码的加法运算要求：利用74LS283加法器来完成。思考：当两数之和小于或等于9时，相加结果和二进制数相加没有区别，如果大于9时，要如何处理进位。下表为两个8421的二——十进制数相加应得到的二——十进制形式的结果：由表可见，将两个二——十进
2、制数用二进制加法器相加，则相加结果小于等于9（1001）时，得到的和就是所求的二——十进制和。而当相加结果大于等于10（1010）后，必须将这个结果在另一个二进制加法器加6（0110）修正，才能得到二——十进制的和及相加的进位输出。所以，产生进位输出CO2的条件为产生CO2的同时，应该在上加上6（0110），得到的和CO2就是修正后的结果，电路图如下：在信号发生器中输入数据如下：则结果为：图中由下往上读数，即为结果的二进制形式，26为进位端，即十位。二、实现两个四位二进制的减法要求：利用74LS283加法器来完成。思考：如何
3、将加法器转换为减法功能。二进制的减法如何实现。在算术运算中，减法可以看做加上这个数的负数来表示，在数字电路中，可以将减去一个数表示成加上这个数的反码。故在设计电路时，可将减数取反，所以电路图为：在信号发生器中输入数据如下：则结果为：其中由上向下读数为结果的二进制形式。高电平表示负数。
此文档下载收益归作者所有
