基于单片机和CPLD的等精度频率计.ppt

《基于单片机和CPLD的等精度频率计.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第13章等精度数字频率计的设计与分析13.1系统设计要求13.2系统设计方案13.3主要VHDL和单片机源程序13.4系统仿真/硬件验证13.5设计技巧分析13.6系统扩展思路13.1系统设计要求基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低，在实用中有较大的局限性，而等精度频率计不但具有较高的测量精度，而且在整个测频区域内保持恒定的测试精度。本系统设计的基本指标如下：(1)对于频率测试功能，测频范围为0.1Hz～70MHz；对于测频精度，测频全域相对误差恒为百万分之一。(2)对于周期测试功能，信号测试范围与精度要求与测频功能相

2、同。(3)对于脉宽测试功能，测试范围为0.1μs～1s，测试精度为0.01μs。(4)对于占空比测试功能，测试精度为1%～99%。13.2系统设计方案13.2.1系统设计方案选择根据频率计的设计要求，我们可将整个电路系统划分为几个基本模块，如图13.1所示。各模块的实现均有几种不同的设计方案。图13.1频率计组成模块框图1．频率测量模块(1)直接测频法：把被测频率信号经脉冲整形电路处理后加到闸门的一个输入端，只有在闸门开通时间T(以秒计)内，被计数的脉冲送到十进制计数器进行计数。(2)组合测频法：是指在高频时采用直接测频法，低频时采用直接测量周

3、期法测信号的周期，然后换算成频率。(3)倍频法：是指把频率测量范围分成多个频段，使用倍频技术，根据频段设置倍频系数，将经整形的低频信号进行倍频后再进行测量，对高频段则直接进行测量。倍频法较难实现。(4)等精度测频法：其实现方式可用图13.2来说明。(13.1)由此可推得(13.2)图13.2等精度测频法原理框图若所测频率值为fx，其真实值为fxe，标准频率为fs，一次测量中，由于fx计数的起停时间都是由该信号的上跳沿触发的，因此在Tpr时间内对fx的计数Nx无误差，在此时间内的计数Ns最多相差一个脉冲，即Δet≤1，则下式成立：(13.3)(1

4、3.4)可分别推得(13.5)(13.6)根据相对误差的公式有(13.7)经整理可得到(13.8)因Δet≤1，故Δet/Ns≤1/Ns，即≤Ns=Tprfs(13.9)2．周期测量模块(1)直接周期测量法：用被测信号经放大整形后形成的方波信号直接控制计数门控电路，使主门开放时间等于信号周期Tx，时标为Ts的脉冲在主门开放时间进入计数器。设在Tx期间计数值为N，可以根据以下公式来算得被测信号周期：Tx=NTs(13.10)经误差分析，可得结论：用该测量法测量时，被测信号的频率越高，测量误差越大。(2)等精度周期测量法：该方法在测量电路和测量精度

5、上与等精度频率测量完全相同，只是在进行计算时公式不同，用周期1/T代换频率f即可，其计算公式为Tx=(13.11)3．脉宽测量模块在进行脉冲宽度测量时，首先经信号处理电路进行处理，限制只有信号的50%幅度及其以上部分才能输入数字测量部分。脉冲边沿被处理得非常陡峭，然后送入测量计数器进行测量。测量电路在检测到脉冲信号的上升沿时打开计数器，在下降沿时关闭计数器，设脉冲宽度为Twx，计算公式为Twx=(13.12)4．占空比测量模块测一次脉冲信号的脉宽，记录其值为Twx1，然后将信号反相，再测一次脉宽并记录其值为Twx2，通过下式计算占空比：占空比=

6、100%5．标准频率发生电路本模块采用高频率稳定度和高精度的晶振作为标准频率发生器。13.2.2系统总体设计方案等精度数字频率计涉及到的计算包括加、减、乘、除，耗用的资源比较大，用一般中小规模CPLD/FPGA芯片难以实现。因此，我们选择单片机和CPLD/FPGA的结合来实现。电路系统原理框图如图13.3所示，其中单片机完成整个测量电路的测试控制、数据处理和显示输出；CPLD/FPGA完成各种测试功能；键盘信号由AT89C51单片机进行处理，它从CPLD/FPGA读回计数数据并进行运算，向显示电路输出测量结果；显示器电路采用七段LED动态显示，

7、由8个芯片74LS164分别驱动数码管。图13.3等精度数字频率计电路系统原理框图系统的基本工作方式如下：(1)P0口是单片机与FPGA的数据传送通信口，P1口用于键盘扫描，实现各测试功能的转换；P2口为双向控制口。P3口为LED的串行显示控制口。系统设置5个功能键：占空比、脉宽、周期、频率和复位。(2)7个LED数码管组成测量数据显示器，另一个独立的数码管用于状态显示。(3)BCLK为测频标准频率50MHz信号输入端，由晶体振荡源电路提供。(4)待测信号经放大整形后输入CPLD/FPGA的TCLK。13.2.3CPLD/FPGA测频专用模块的

8、VHDL程序设计利用VHDL设计的测频模块逻辑结构如图13.4所示，其中有关的接口信号规定如下：(1)TF(P2.7)：TF=0时等精度测频；TF=1