基于S3C2410X处理器的嵌入式应用系统设计.ppt

基于S3C2410X处理器的嵌入式应用系统设计.ppt

ID:56468906

大小:1.43 MB

页数:107页

时间:2020-06-19

基于S3C2410X处理器的嵌入式应用系统设计.ppt_第1页
基于S3C2410X处理器的嵌入式应用系统设计.ppt_第2页
基于S3C2410X处理器的嵌入式应用系统设计.ppt_第3页
基于S3C2410X处理器的嵌入式应用系统设计.ppt_第4页
基于S3C2410X处理器的嵌入式应用系统设计.ppt_第5页
资源描述:

《基于S3C2410X处理器的嵌入式应用系统设计.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第3章基于S3C2410X处理器的嵌入式应用系统设计3.1基本电路设计3.2存储器系统设计3.3S3C2410X的串行通信设计3.4S3C2410X的键盘及LED驱动设计3.5S3C2410X的D/A功能应用开发3.1基本电路设计3.1.1电源电路设计S3C2410X需要3.3V和1.8V两种供电电压,是由5V电源电压经LM1085-3.3V和AS1117-1.8V分别得到3.3V和1.8V的工作电压。开发板上的芯片多数使用了3.3V电压,而1.8V是供给S3C2410内核使用的。5V电压供给音频功放芯片、LCD、电机、硬盘、CAN总线等电路使用。具体如图3.1所示。RT

2、C电路的电压是1.8V,实际是将电池电压或3.3V电压经过两个BAV99(等价于4个二极管串联)降压后得到的。如图3.2所示。图3.2RTC电路的电压原理图3.1.2复位电路设计硬件复位电路实现对电源电压的监控和手动复位操作。IMP811T的复位电平可以使CPUJTAG(nTRST)和板级系统(nRESET)全部复位;RESET反相后得到nRESET信号。图3.3系统的复位电路3.1.3晶振电路设计S3C2410X微处理器的主时钟可以由外部时钟源提供,也可以由外部振荡器提供,通过引脚OM[3:2]来进行选择。OM[3:2]=00时,MPLL和UPLL的时钟均选择外部振荡器

3、;OM[3:2]=01时,MPLL的时钟选择外部振荡器;UPLL选择外部时钟源;OM[3:2]=10时,MPLL的时钟选择外部时钟源;UPLL选择外部振荡器;OM[3:2]=11时,MPLL和UPLL的时钟均选择外部时钟源。该系统中选择OM[3:2]均接地的方式,即采用外部振荡器提供系统时钟。外部振荡器由12MHz晶振和2个15pF的微调电容组成。如图3.4所示,图3.4晶振电路原理图图3.5所示的是S3C2410X应用系统所需的RTC时钟电路图,电路由12MHz晶振和2个15pF的电容组成,振荡电路的输出接到S3C2410X微处理器的XTlpll脚,输入由XTOpll提

4、供。12MHz的晶振频率经S3C2410X内部PLL电路的倍频后可达203MHz。图3.5系统时钟的选择3.2存储器系统设计在嵌入式应用系统中,通常使用3种存储器接口电路,NorFlash接口、NandFlash接口和SDRAM接口电路。引导程序既可存储在NorFlash中,也可存储在NandFlash中。而SDRAM中存储的是执行中的程序和产生的数据。存储在NorFlash中的程序可直接执行,与在SDRAM执行相比速度较慢。存储在NandFlash中的程序,需要拷贝到RAM中去执行。3.2.18位存储器接口设计由于ARM微处理器的体系结构支持8位/16位/32位的存储器

5、系统,相应地可以构建8位的存储器系统、16位的存储器系统或32位的存储器系统,在采用8位存储器构成8位/16位/32位的存储器系统时,除数据总线的连接不同之处,其它的信号线的连接方法基本相同。1.构建8位的存储器系统采用8位存储器构成8位的存储器系统如图3.6所示。此时,在初始化程序中还必须通过BWSCON寄存器中的DWn设置为00,选择8位的总线方式。●存储器的nOE端接S3C2410X的nOE引脚;●存储器的nWE端接S3C2410X的nWE引脚;●存储器的nCE端接S3C2410X的nGCSn引脚;●存储器的地址总线[A15~A0]与S3C2410X的地址总线[AD

6、DR15~ADDR0]相连;●存储器的8位数据总线[DQ7~DQ0]与S3C2410X的数据总线[DATA7~DATA0]相连。2.构建16位的存储器系统采用两片8位存储器芯片以并联方式可构成16位的存储器系统,如图3.7所示,此时,在初始化程序中将BWSCON寄存器中的DWn设置为01,选择16位的总线方式。●存储器的nOE端接S3C2410X的nOE引脚;●低8位的存储器的nWE端接S3C2410X的nWBE0引脚,高8位的存储器的nWE端接S3C2410X的nWBE1引脚;●存储器的nCE端接S3C2410X的nGCSn引脚;●存储器的地址总线[A15~A0]与S3

7、C2410X的地址总线[ADDR16~ADDR1]相连;●低8位的存储器的8位数据总线[DQ7~DQ0]与S3C2410X的数据总线[DATA7~DATA0]相连,高8位的存储器的8位数据总线[DQ7~DQ0]与S3C2410X的数据总线[DATA15~DATA8]相连。3.构建32位的存储器系统采用四片8位存储器芯片以并联方式可构成32位的存储器系统,如图3.8所示,此时,在初始化程序中将BWSCON寄存器中的DWn设置为10,选择32位的总线方式。●存储器的nOE端接S3C2410X的nOE引脚;●低8位的存储器的nWE端

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。