AT89S52简介及其最小系统.doc

《AT89S52简介及其最小系统.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、AT89S52AT89S52——低功耗高性能CMOS8位单片机，片内8kBytesISP(In-systemprogrammable)的可反复擦写1000次的FLASH只读程序存储器，器件采用ATMEL公司之高密度、非易失性存储技术制造，兼容标准MCS-51指令系统及80C51引脚结构，片上Flash允许程序存储器在系统可编程，亦适于常规编程器。单芯片上，拥有8位CPU及在系统可编程FLASH，使AT89S52为众多嵌入式控制应用系统提供高灵活、超有效之解决方案。AT89S52之特点：40个引脚，8kBy

2、tesFlash片内程序存储器，256bytes的随机存取数据存储器（RAM），32个外部双向输入/输出（I/O）口，5个中断优先级2层中断嵌套中断，2个16位可编程定时计数器,2个全双工串行通信口，看门狗（WDT）电路，片内时钟振荡器。AT89C52——低电压高性能CMOS8位单片机，片内8kbytes的可反复擦写的FLASH只读程序存储器及256bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器及FLA

3、SH存储单元，功能强大之AT89C52单片机可为您提供许多较复杂系统控制之应用场合。AT89C52有40个引脚，32个外部双向输入/输出（I/O）端口，同时内含2个外中断口，3个16位可编程定时计数器,2个全双工串行通信口，2个读写口线，AT89C52可按照常规方法进行编程，亦可在线编程。其将通用之微处理器及Flash存储器结合，特别是可反复擦写的FLASH存储器可有效降低开发成本。AT89C52及AT89S52之别，在于C及S，C表示需用并行编程器下载（接线多且复杂），S表示可支持ISP下载，可在89S

4、52系统板上面预留ISP下载接口，ISP下载线可方便地自制，一74HC373，若干电阻，连接电脑并口就可用软件将hex文件下载至89S52。相比较AT89C52及AT89S52，以方便计，选用AT89S52。图3DIP—40封装89S52引脚图AT89S52功能：8k字节FLASH，256字节RAM，32位I/O口线，看门狗定时器，2个数据指针，三个16位定时器/计数器，一6向量2级中断结构，全双工串行口，片内晶振及时钟电路。AT89S52可降至0Hz静态逻辑操作，支持2种软件可选节电模式。空闲模式下，C

5、PU停止工作，允许RAM、定时器/计数器、串口、中断继续工作。掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一中断或硬件复位为止。P0口——8位漏极开路之双向I/O口。作为输出口，每位能驱动8个TTL逻辑电平。对P0端口写“1”时，引脚用作高阻抗输入。访问外部程序和数据存储器时，P0口亦被作为低8位地址/数据复用。在这种模式下，P0不具有内部上拉电阻。在FLASH编程时，P0口亦用来接收指令字节；在程序校验时，输出指令字节。程序校验时，需外部上拉电阻。P1口——有内部上拉电阻的

6、8位双向I/O口，p1输出缓冲器能驱动4个TTL逻辑电平。对P1端口写“1”时，内部上拉电阻把端口拉高，此时可作输入口用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。对P1端口写“1”时，内部上拉电阻把端口拉高，此时可作输入口用。作输入用时，被外部拉低的引脚因内部电阻，将输出电流（IIL）。此外，P1.0及P1.2分别作定时器/计数器2之外部计数输入（P1.0/T2）及时器/计数器2之触发输入（P1.1/T2EX），详见表1所示。在flash编程及校验时，P1口接收低8位地址

7、字节。表1：引脚号第二功能P1.0T2（定时器/计数器T2的外部计数输入），时钟输出P1.1T2EX（定时器/计数器T2的捕捉/重载触发信号和方向控制）P1.5MOSI（在系统编程用）P1.6MISO（在系统编程用）P1.7SCK（在系统编程用）P2口——有内部上拉电阻的8位双向I/O口，P2输出缓冲器能驱动4个TTL逻辑电平。对P2端口写“1”时，内部上拉电阻把端口拉高，此时可作输入口。作输入用时，被外部拉低的引脚因内部电阻，将输出电流（IIL）。在访问外部程序存储器或用16位地址读取外部数据存储器（例

8、如执行MOVX@DPTR）时，P2口送出高八位地址。在这种应用中，P2口用很强的内部上拉发送1。在用8位地址（如MOVX@RI）访问外部数据存储器时，P2口输出P2锁存器之内容。在FLASH编程及校验时，P2口亦接收高8位地址字节及一些控制信号。P3口——有内部上拉电阻的8位双向I/O口，p3输出缓冲器能驱动4个TTL逻辑电平。对P3端口写“1”时，内部上拉电阻把端口拉高，此时可用作输入口。作输入用时，被外部拉低的引脚因内部电