存储器与并行口.ppt

存储器与并行口.ppt

ID:56432702

大小:124.00 KB

页数:29页

时间:2020-06-18

存储器与并行口.ppt_第1页
存储器与并行口.ppt_第2页
存储器与并行口.ppt_第3页
存储器与并行口.ppt_第4页
存储器与并行口.ppt_第5页
资源描述:

《存储器与并行口.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、8051单片机的存储器8051的存储器采用哈佛结构:程序存储器(ROM)和数据存储器(RAM)分别是两个存储空间。存储器与存储空间存储空间由一组连续的地址决定存储空间空间的大小由地址位数决定216=65536=64KB28=256Byte程序存储器选择:16位地址总线、PSEN数据存储器选择:16位地址总线、WR、RD8051总线组成程序存储器片外扩充程序存储器片内程序存储器0000H0FFFHFFFFHEA=01数据存储器0000HFFFFH外扩数据存储器及I/O接口片内RAM及特殊功能寄存器00H7FH80HFFHRAMSFR8052R

2、AM内RAM00H-07H08H-0FH10H-17H18H-1FH20H2FH30H7FH8051内RAM为128Byte其中包括00H-1FH四组工作寄存器20H-2FH16字节128位位处理单元堆栈8051内RAM使用方便,但资源有限,所以使用时应精心分配。3区2区1区0区工作寄存器00H-1FH分为四组工作寄存器,由PSW中RS1、RS0选择。RS1RS0000区工作寄存器011区工作寄存器102区工作寄存器013区工作寄存器寄存器编号:R0—R7位处理单元20H21H22H2DH2EH2FH00010203040506070809

3、0A0B0C0D0E0F7F7E7D7C7B7A7978D0D7堆栈8051堆栈只能设置在内RAM中复位时堆栈指针初值为07H8051堆栈的操作方式为(SP)+1SP数据入栈数据出栈(SP)-1SP栈区从08H开始一般应将栈区移至高端RAM如:MOVSP,5FH特殊功能寄存器SFR特殊功能寄存器包括ACCBSPPSWDPHDPL并行口串行口定时/计数器中断控制寄存器IEIP等特殊功能寄存器地址从80H-FFH特殊功能寄存器中凡地址能被8整除的单元都有位寻址功能8051单片机的并行I/O口8051有4个8位并行I/O口:P0P1P2P3并

4、行I/O口是特殊功能寄存器(SFR)并行I/O口8051单片机有4个8位并行I/O口分别为:P0口80H可用于组成DB和AB低8位P1口90HP2口0A0H可用于组成AB高8位P3口0B0H第二功能用于中断、串行口、计数输入及外RAM读写控制P0口为双向I/O口可带8个LSTTL负载P1~P3口为准双向I/O口,输入之前应先写“1”,可带4个LSTTL负载各并行口复位状态均为0FFH对各并行口的读操作分为:读端口(MOVA,Px指令)读锁存器(读-修改-写指令)并行口P1~P3内有上拉电阻P1口结构DCLQQTP1.n引脚VCC读锁存器读引

5、脚写锁存器内部总线内部上拉电阻P1.n锁存器P1口功能用作双向I/O口,内部带上拉电阻用于输入时,对应的输出锁存器应写“1”负载能力为4个LSTTL负载P0口结构DCLQQT2P0.n引脚VCC读锁存器读引脚写锁存器内部总线P0.n锁存器T1MUX地址/数据控制P0口功能外扩存储器或接口时,用于数据总线和地址总线低8位作输出口时需要外加上拉电阻用于输入时,对应的输出锁存器应写“1”负载能力为8个LSTTL负载P2口结构DCLQQTP2.n引脚VCC读锁存器读引脚写锁存器内部总线内部上拉电阻P2.n锁存器MUX地址控制P2口功能外扩存储器或接

6、口时作地址总线高8位作输出口时内部带上拉电阻用于输入时,对应的输出锁存器应写“1”负载能力为4个LSTTL负载MCS-51总线组成P3口结构DCLQQTP3.n引脚VCC读锁存器读引脚写锁存器内部总线内部上拉电阻P3.n锁存器第2输出功能第2输入功能P3口功能P3为多功能端口,第二功能见表1.4作输出口时内部带上拉电阻用于输入时,对应的输出锁存器应写“1”负载能力为4个LSTTL负载P3口第二功能P3.0RXD串行口输入P3.1TXD串行口输出P3.2INT0外部中断0输入P3.3INT1外部中断1输入P3.4T0计数器0脉冲输入P3.5T

7、1计数器1脉冲输入P3.6WR片外数据存储器写选通P3.7RD片外数据存储器读选通8051的工作方式CHMOS低功耗方式两种低功耗方式空闲方式掉电方式低功耗方式由PCON控制注意PCON不能位控电源控制寄存器PCON(87H)SMOD=“1”串行口波特率加倍GF1,GF0通用标志PD=“1”进入掉电方式(时钟停振)IDL=“1”进入空闲方式(内部时钟封锁)正常空闲掉电80C51(12MHz)5V16mA5V3.7mA2V50nASMODXXXGF1GF0PDIDL空闲方式进入:置PCON中IDL(D0)位为“1”空闲方式切断CPU内部时钟,

8、中断逻辑,定时器,串行口继续工作,CPU内部状态保持原样。Vcc=+5V,电流3mA。退出:中断或硬件复位掉电操作方式正常工作时由VCC提供+5V电源,掉电时,内RAM中数据将丢

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。