位微机原理 新32位CPU资料.ppt

位微机原理 新32位CPU资料.ppt

ID:56431990

大小:1.21 MB

页数:105页

时间:2020-06-18

位微机原理 新32位CPU资料.ppt_第1页
位微机原理 新32位CPU资料.ppt_第2页
位微机原理 新32位CPU资料.ppt_第3页
位微机原理 新32位CPU资料.ppt_第4页
位微机原理 新32位CPU资料.ppt_第5页
资源描述:

《位微机原理 新32位CPU资料.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第二章32位微处理器组成原理2.132位CPU的基本结构2.2寄存器组成和用途2.3指令流水线操作重点理解、掌握的内容1.32位CPU的基本组成及工作原理;2.32位CPU的引脚功能及应用技术;3.32位CPU的工作方式;4.寄存器的应用编程。2.1CPU的基本结构2.1.1几种典型IntelCPU简介1、8086——(16位CPU)外部数据总线16位,地址总线20位(寻址范围220=1MB)。2、80386(32位CPU)32位内部体系结构,32位外部数据总线,32位地址总线(实内存232=4GB,虚拟空间=64TB)三

2、种工作方式:实方式;保护方式;虚拟8086方式。采用流水线技术和指令预取.3、80486(32位CPU)32位内部体系结构;32位外部数据总线,32位地址总线;三种工作方式:实方式;保护方式;虚拟8086方式。采用流水线技术和指令预取技术;片内含8KB高速缓存(Cache);片内含浮点运算单元(FPU).4、Pentium(32位CPU)32位内部体系结构;64位外部数据总线,36位地址总线;片内含8KB指令Cache和8KB数据Cache;工作方式新增加了一种系统管理方式(SMM);采用超标量流水线技术;片内含浮点运算单

3、元(FPU).2.1.2CPU的内部结构80486CPU内部由八大部件组成:总线接口、高速缓存、代码预取、指令译码、浮点数、执行部件、段部件、分页部件。总线接口——包括三总线,完成内部与外部总线的联系,在内总线信号控制下,把内总线上的信息送到外总线上,或将外总线上的信息接受到内总线,并产生相应的控制信息。高速缓存——用于减少对内存的访问次数,减少程序运行时间,486以上CPU内部有2个高速缓存:一个程序缓存器,一个数据缓存器。代码预取——对代码做取入,排队分析、分解等译码前期准备,利用总线空闲周期把后续指令取入指令队列中,

4、预处理后供译码部件使用,缩短了译码时间。指令译码——对指令译码,把指令的作用含义转换成相应的内部功能控制信号指挥各部件协同工作。浮点运算——486以上CPU内部有浮点运算部件,专门完成浮点运算、双精度运算等数学运算任务,执行部件——完成一般算术运算、逻辑运算以及数据传送等任务,大部分指令所要求的操作都有该部件完成,是CPU的核心部件。段部件——把指令指定的逻辑地址变换为线性地址,在变换中实现任务间的保护和虚拟内存技术,它包含6个段寄存器。分页部件——把段部件输出的线性地址转换成物理地址,实现以少量的内存模拟大容量内存,提高

5、了内存的利用率,当命令该部件不工作时,线性地址就成为物理地址2.1.380486微处理器外部封装引脚80486的CPU有168个引脚,方形封装;Pentium的CPU引脚有237个以上,引脚都采用格栅阵列插针(PGA)封装。在微机主板上有相应的插座安装微处理器。尽管各种CPU的引脚数目不同,但它们的引脚功能分类大体相同:数据总线、地址总线和控制总线——系统三总线同名引脚的功能相同。BREQ——总线请求输出,总线周期在内部执行时,CPU发出此信号;HOLD——总线请求输入,总线仲裁M/IOD/CW/RLOCKPLOCK总线周

6、期定义80486CPUA2-A31BE3BE2BE1BE032位地址总线HOLDHLDABOFFBREQ总线仲裁总线宽度BS8BS16CLKADSRDYRST总线控制中断信号INTRNMIINTAFERR数据错13IGNNE报告不理A20M屏蔽A20奇偶DP3DP2DP1DP0一、地址总线:A2~A31,形成32位地址总线,可寻址4GB内存空间,BE0~BE3字节允许,BE0允许D0~D7;BE1允许D8~D15;BE2允许D16~D23;BE3允许D24~D31。另有64KI/O端口物理地址。二、32位数据总线:可分为4

7、个八位,由BS8和BS16决定传送的数据是8位或16位,若BS8和BS16无效传送32位。具体传送哪8位,由BE0~BE3决定。三、控制总线:1.时针(CLK)——为CPU提供基本定时和内部工作频率,所有外部定时计数都是相对CLK上升沿指定的。2.总线控制信号——指明总线周期何时开始,并允许其他系统硬件控制数据总线宽度与总线周期的终止。ADS——“地址状态输出。表示地址和数据周期定义信号均有效。使CPU已启动了一个总线周期。D0~D3132位数据总线RDY——“准备就绪”信号,有效时,表示数据线上有数据输入,可读取数据操作

8、。写操作时表示外设已接收到了CPU发出的信息。3.总线周期定义信号M/IO用来区分内存和I/O周期,D/C区别数据和控制周期,W/R区别读/写周期LOCK总线锁定输出——低电平时,表示当前的总线周期被锁定,CPU独占系统总线,运行在读—改—写周期中,在写、读周期之间,不得放弃外部总线。PLOCK伪锁定—

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。