计算机操作系统第五章 设备管理.ppt

计算机操作系统第五章 设备管理.ppt

ID:56400479

大小:1.03 MB

页数:85页

时间:2020-06-16

计算机操作系统第五章 设备管理.ppt_第1页
计算机操作系统第五章 设备管理.ppt_第2页
计算机操作系统第五章 设备管理.ppt_第3页
计算机操作系统第五章 设备管理.ppt_第4页
计算机操作系统第五章 设备管理.ppt_第5页
资源描述:

《计算机操作系统第五章 设备管理.ppt》由会员上传分享,免费在线阅读,更多相关内容在PPT专区-天天文库

1、第五章设备管理设备管理的任务按用户需求提出的要求接入外部设备,系统按一定算法分配和管理控制,而用户不必关心设备的实际地址和控制指令.尽量提高输入输出设备的利用率,例如,发揮主机与外设以及外设与外设之间的真正并行工作能力.设备管理的功能分配设备控制和实现真正的输入输出操作对输入输出缓冲区进行管理在一些较大系统中实现虚拟设备技术5.1I/O系统5.1.1I/O设备1、I/O设备的类型(1)按使用特性分:存储设备,也称外存或后备存储器输入/输出设备,又可分为输入设备、输出设备和交互式设备。(2)按速度分:低速设备:键盘中速设备:打印机高速设备:磁盘。5.1I/O系统(3)按信息交换单位分:块

2、设备:磁盘,速率高可寻址字符设备:打印机、速率低不可寻址(4)按设备的共享属性分:独占:如临界资源共享:磁盘虚拟:如本身因有属性为独占,但将其虚拟为几个逻辑设备。2、设备与控制器之间的接口三种信号:(1)数据信号:双向,有缓存(2)控制信号:控制器发给设备;要求其完成相关操作(3)状态信号:设备发给控制器,后者“显示”;控制器CPUI/O设备缓冲转换器控制逻辑数据状态控制5.1I/O系统5.1.2设备控制器1、功能:接收CPU命令,控制I/O设备工作,解放CPU.接收和识别命令。应有相应的Register来存放命令(“命令寄存器”)数据交换CPU——控制器的数据寄存器——设备设备状态的

3、了解和报告设备控制器中应用“状态寄存器”地址识别CPU通过“地址”与设备通信,设备控制器应能识别它所控制的设备地址以及其各寄存器的地址。数据缓冲差错控制5.1.2设备控制器2、组成设备控制器与CPU的接口信号线:数据线(独立寻址、内存寻址)、地址线、控制线设备控制器与设备的接口I/O逻辑:在其控制下完成与CPU、设备的通信。5.1.3I/O通道1、引入通道一种特殊的执行I/O指令的处理机,与CPU共享内存,可以有自己的总线。引入目的解脱CPU对I/O的组织、管理。CPU只需发送I/O命令给通道,通道通过调用内存中的相应通道程序完成任务。5.1.3I/O通道2、类型字节多路通道:(图5-

4、3)各子通道以时间片轮转方式共享通道,适用于低、中速设备。数组选择通道:无子通道,仅一主通道,某时间由某设备独占,适于高速设备。但通道未共享,利用率低。数组多路通道:综合了前面2种通道类型的优点。5.1.3I/O通道3、通道“瓶颈”问题:价格贵数量少解决:采用复联方式存储器通道1通道2控制器1控制器2控制器3控制器4设备1设备2设备3设备4设备5设备6设备7存储器通道1通道2控制器1控制器2设备1设备2设备3设备45.1.4总线系统微机I/O系统ISA/EISALocalBUS:VESA/PCI。5.2I/O控制方式四个阶段:程序I/O——中断I/O——DMA控制——通道控制。趋势:减

5、少主机对I/O控制的干预,解放CPU。5.2.1程序I/O(忙—等待方式)查询方式:CPU需花代价不断查询I/O状态(图5-7a)CPU资源浪费极大。例:99.9ms+0.1ms=100ms在5.2.1中99.9在忙等5.2.2中断I/O向I/O发命令——返回——执行其它任务。I/O中断产生——CPU转相应中断处理程序。如:读数据,读完后以中断方式通知CPU,CPU完成数据从I/O——内存5.2.3DMA方式—用于块设备中引入中断I/O,每完成一次“字节”传送CPU产生一次中断。DMA:由DMA控制器直接控制总线传递数据块。DMA控制器完成从I/O——内存。DMA控制器组成一组寄存器+

6、控制逻辑。CR(命令/状态寄存器);DR(数据寄存器);MAR(内存地址寄存器);DC(计数寄存器)DMA工作过程(例):5.2.4I/O通道控制方式DMA方式:对读取多个离散块的仍需要多次中断。通道方式:CPU只需给出(1)通道程序首址。(2)要访问I/O设备后,通道程序就可完成一组块操作操作PRecord计数内存地址Write0080813Write001401034Write01605830Write013002000Write002501850Write112507205.3缓冲管理目的:组织管理、分配、释放buffer5.3.1引入1.缓和CPU和I/O设备间速度不匹配的矛盾

7、。如:计算——打印buffer——打印2.减少对CPU的中断频率如:buffer越大,“buffer满”信号发生频率越低。3.提高CPU和I/O并行性5.3.2单缓冲由于C和T可并行,M和C或M和T不能并行,因此处理一块数据时间:Max(C,T)+M用户进程何时阻塞?5.3.2双缓冲效率有所提高。系统处理一块数据的时间约为:MAX(C,T)收发可双向同时传送。(图5-13)图5-13双机通信时缓冲区的设置5.3.3循环多缓冲类型:R:空缓冲;G

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。