实验七集成运算放大器指标测试.doc

实验七集成运算放大器指标测试.doc

ID:56293025

大小:124.00 KB

页数:8页

时间:2020-06-22

实验七集成运算放大器指标测试.doc_第1页
实验七集成运算放大器指标测试.doc_第2页
实验七集成运算放大器指标测试.doc_第3页
实验七集成运算放大器指标测试.doc_第4页
实验七集成运算放大器指标测试.doc_第5页
资源描述:

《实验七集成运算放大器指标测试.doc》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、实验七 集成运算放大器指标测试一、实验目的 1、掌握运算放大器主要指标的测试方法。 2、通过对运算放大器μA741指标的测试,了解集成运算放大器组件的主要参数的定义和表示方法。二、实验原理  集成运算放大器是一种线性集成电路,和其它半导体器件一样,它是用一些性能指标来衡量其质量的优劣。为了正确使用集成运放,就必须了解它的主要参数指标。集成运放组件的各项指标通常是由专用仪器进行测试的,这里介绍的是一种简易测试方法。本实验采用的集成运放型号为μA741(或F007),引脚排列如图7-1所示,它是八脚双列直插式组件,②脚和③脚为反相

2、和同相输入端,⑥脚为输出端,⑦脚和④脚为正、负电源端,①脚和⑤脚为失调调零端,①⑤脚之间可接入一只几十KΩ的电位器并将滑动触头接到负电源端。⑧脚为空脚。1、μA741主要指标测试图7-1μA741管脚图图7-2U0S、I0S测试电路511)输入失调电压U0S  理想运放组件,当输入信号为零时,其输出也为零。但是即使是最优质的集成组件,由于运放内部差动输入级参数的不完全对称,输出电压往往不为零。这种零输入时输出不为零的现象称为集成运放的失调。输入失调电压U0S是指输入信号为零时,输出端出现的电压折算到同相输入端的数值。失调电压测

3、试电路如图7-2所示。闭合开关K1及K2,使电阻RB短接,测量此时的输出电压U01即为输出失调电压,则输入失调电压实际测出的U01可能为正,也可能为负,一般在1~5mV,对于高质量的运放U0S在1mV以下。测试中应注意:a、将运放调零端开路。       b、要求电阻R1和R2,R3和RF的参数严格对称。 2)输入失调电流I0S输入失调电流I0S是指当输入信号为零时,运放的两个输入端的基极偏置电流之差,输入失调电流的大小反映了运放内部差动输入级两个晶体管β的失配度,由于IB1,IB2本身的数值已很小(微安级),因此它们的差值通

4、常不是直接测量的,测试电路如图7-2所示,测试分两步进行 a、闭合开关K1及K2,在低输入电阻下,测出输出电压U01,如前所述,这是由输入失调电压U0S所引起的输出电压。 b、断开K1及K2,两个输入电阻RB接入,由于RB阻值较大,流经它们的输入电流的差异,将变成输入电压的差异,因此,也会影响输出电压的大小,可见测出两个电阻RB接入时的输出电压U02,若从中扣除输入失调电压U0S51的影响,则输入失调电流I0S为一般,I0S约为几十~几百nA(10-9A),高质量运放IOS低于1nA。  测试中应注意:a、将运放调零端开路。 

5、       b、两输入端电阻RB必须精确配对。 3)开环差模放大倍数Aud  集成运放在没有外部反馈时的直流差模放大倍数称为开环差模电压放大倍数,用Aud表示。它定义为开环输出电压U0与两个差分输入端之间所加信号电压Uid之比按定义Aud应是信号频率为零时的直流放大倍数,但为了测试方便,通常采用低频(几十赫芝以下)正弦交流信号进行测量。由于集成运放的开环电压放大倍数很高,难以直接进行测量,故一般采用闭环测量方法。Aud的测试方法很多,现采用交、直流同时闭环的测试方法,如图7-3所示。图7-3Aud测试电路  被测运放一方面通

6、过RF、R1、R2完成直流闭环,以抑制输出电压漂移,另一方面通过RF和RS实现交流闭环,外加信号uS经R1、R2分压,使uid51足够小,以保证运放工作在线性区,同相输入端电阻R3应与反相输入端电阻R2相匹配,以减小输入偏置电流的影响,电容C为隔直电容。被测运放的开环电压放大倍数为通常低增益运放Aud约为60~70db,中增益运放约为80db,高增益在100db以上,可达120~140db。测试中应注意:a、测试前电路应首先消振及调零。         b、被测运放要工作在线性区。       c、输入信号频率应较低,一般用5

7、0~100HZ,输出信号幅度应较小,且无明显失真。 4)共模抑制比CMRR  集成运放的差模电压放大倍数Ad与共模电压放大倍数AC之比称为共模抑制比共模抑制比在应用中是一个很重要的参数,理想运放对输入的共模信号其输出为零,但在实际的集成运放中,其输出不可能没有共模信号的成分,输出端共模信号愈小,说明电路对称性愈好,也就是说运放对共模干扰信号的抑制能力愈强,即CMRR愈大。CMRR的测试电路如图7-4所示。集成运放工作在闭环状态下的差模电压放大倍数为当接入共模输入信号Uic时,测得U0C,则共模电压放大倍数为51得共模抑制比图7

8、-4CMRR测试电路测试中应注意:a、消振与调零         b、R1与R2、R3与RF之间阻值严格对称     c、输入信号Uic幅度必须小于集成运放的最大共模输入电压范围Uicm 5)共模输入电压范围Uicm  集成运放所能承受的最大共模电压称为共模输入电压范围,超出

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。