数字基带传输系统设计.pdf

《数字基带传输系统设计.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、大连大学论文题目：数字基带传输系统设计学院：信息工程学院专业班级：电信092班指导老师：张瑾学生姓名：叶园园王建峰陈鑫吴涛李文科完成日期：2012年10月5日研究报告1、项目题目数字基带传输系统设计2、项目概述数字通信的基带传输方式是数字通信最基本的传输方式，随着数字通信技术的发展，这种方式也有迅速发展的趋势。由于理论上已经证明任何一个采用线性调制的频带传输系统，总可以由一个等效的基带传输系统替代，所以对基带传输系统的研究也将迁移到频带传输系统的研究中，因而具有普遍意义。本项目选用Altera公司的EP2C5T144C8N芯片作为处理器，来实现的

2、数字基带传输系统。使其具有数字基带信号发生、多种编码输出、信道传输（模拟加噪）及解码恢复等功能。其中基带传输码型的编码与解码以及信道噪声的模拟，用VHDL硬件描述语言编程实现。单/双极性变换、噪声叠加与信道传输幅频特性的模拟，将分别采用中规模数字集成电路和模拟电路实现。系统将具有工作可靠性高、可在线修改设计等优点。3、研究内容该数字基带传输系统，能够实现数字基带信号的发生、编码输出、信道传输及解码恢复，并可利用示波器观察眼图来测试系统传输性能。其中数字信号数据率为10-100Kbps,信道噪声的模拟由伪随机信号发生器产生；编码与解码码型包括AMI

3、码、HDB3码、双相码；传输信道的幅频特性的模拟采用低通滤波器。系统的框图结构如图1所示。图1系统框图3.1硬件模块设计3.1.1M序列发生器M序列是伪随机噪声最重要、最基本的一种，其本质是二进制伪随机码的一2348种形式。数字信号的M序列的表达式为f(x)1xxxx，M序列由线性1反馈移位寄存器产生，它的一般结构模型如图2所示。其中a(i1,2,3...,n)是ki各移位寄存器的状态，c(i1,2,3...,n)对应各移位寄存器的反馈系数，c1表ii示该移位寄存器参与反馈，c0表示不参与反馈，c和c不能等于0，这是因i0n为

4、c=0意味着移位寄存器无反馈，而c0则意味着移存器退化为n-1级或更少0n的反馈移存器，然后经过异或门输出。图28级M序列3.1.2单元电路设计3.1.2.1调幅电路的设计同一条支路流过的电路相等，每个电阻两端的电压之和等于总电压来实现分压的作用。电路图如图3所示，根据S域,得到等式1*2RVis()Cs2*Vos(),当CRCR时，Vi(s)=kVos(),1122111*R1*R1R2Cs1Cs1Cs211RR11Cs22CsR1其中k。这样的调幅电路只改变输

5、入信号幅度大小，不改变其它特性。RR12图3调幅电路3.1.2.2低通滤波电路的设计理想滤波电路的频响在通带内具有一定幅值和线性相移，而且在阻带内幅值应为零。实际滤波电路往往很难达到要求。所以根据要求的不同，最常用的低通有源滤波器电路有三种，及巴特沃斯、切比雪夫和贝赛尔滤波电路。本设计采用巴特沃斯有源滤波电路。低通滤波器模块主要由运放LF353，电位器W504构成巴特沃斯有源低通滤波器实现模拟传输信道的幅频特性，如图4所示。图4截至频率为200KHz的低通滤波器3.1.2.3加法器电路设计根据项目设计要求，将从伪随机信号发声器输出模拟噪声与通过

6、低通滤波器的信号进行合成，所以需要用到加法器。同时因为HDB3和AMI是双极性码在使用示波器观察波形时也需要加法器。图5加法器电路3.1.2.4反相电路设计HDB3和AMI是双极性码，但是FPGA只能产生TTL电平，所以在使用示波器观察波形的时候需要其中一路信号经过反相器，这样就产生了负电平。图6反相器电路3.1.2.5整波电路模块设计编码后的信号经过低通滤波器，其波形发生变化，为了能够正确解码，须将解码输入信号校正。考虑到用双电源的运放构成的比较器无法满足系统要求，这里采用了高速光耦来解决。电路图如图7所示。图7整波电路3.1.2.6电源模块设

7、计在设计中添加了自制稳定电压源模块，这样方便了整个系统的电源供给，否则得用稳定电压源，这样给系统带来了不方便性。电源设计中采用了LM2094作为5V稳压芯片，电路图如图8所示。图8+5V电源电路3.2软件模块设计发送信号模块位于1号开发板,其程序原理图如图9所示。信号接收处理模块位于2号开发板,其程序原理图如图10所示。图9发信模块程序原理图图10收信程序原理图3.2.1数字信号发生器的设计该模块的主要功能是产生一个不同速率的m序列信号，其数据率为10~100Kbps，按10Kbps步进可调。设计中将时钟进行分频来达到数据率的10Kbps步进可调

8、的效果，并采用两个外接按键分别控制m序列数据率的增加和减小，m序列的输出为TTL电平，流程图如图11所示。图中q、d分别作为递减、递增键