基于多因子CSE算法的AES S-盒电路优化设计.pdf

基于多因子CSE算法的AES S-盒电路优化设计.pdf

ID:56064218

大小:352.94 KB

页数:6页

时间:2020-06-20

基于多因子CSE算法的AES S-盒电路优化设计.pdf_第1页
基于多因子CSE算法的AES S-盒电路优化设计.pdf_第2页
基于多因子CSE算法的AES S-盒电路优化设计.pdf_第3页
基于多因子CSE算法的AES S-盒电路优化设计.pdf_第4页
基于多因子CSE算法的AES S-盒电路优化设计.pdf_第5页
资源描述:

《基于多因子CSE算法的AES S-盒电路优化设计.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第6期电子学报Vn1.42No.62014年6月ACTAEI点CrRONICASINICAJun.20l4基于多因子CSE算法的AESS.盒电路优化设计曾纯,吴宁,张肖强,周芳,叶云飞(南京航空航天大学电子信息工程学院,江苏南京210016)摘要:针对高级加密标准(AZS)S-盒优化,提出了一种新的多因子公共项消除(CSE)优化算法.多因子CSE算法通过对组合逻辑表达式中所含因子最多的公共项优先消除,以简化逻辑表达式,从而有效地减少盒电路结构中的GF(2^4)域乘法逆电路和映射矩阵电路的面积和时延.结果表明,多因子CSE算法具有计算速度快,优化效率高的特

2、点.优化后的S-盒组合逻辑电路采用0.18tmaCMOS工艺,设计出的S_盒面积一延时积比目前最小面积和最短延时的S-盒组合逻辑电路分别减少了10.32%和19.64%.关键词:AES;S-盒;多因子CSE算法中图分类号:TN918.4文献标识码:A文章编号:0372—2112(2014)06—1238—06电子学报Ul~L:http://www.ejouma1.org.enDOI:10.3969/j.issn.0372—2112.2014.06.032TheOptimizationCircuitDesignofAESS—BoxBasedonaMulti

3、ple-Tern1CommonSubexpressionEliminationAlgorithmZENGChun,WUNing,ZHANGXiao—qiang,ZHOUFang,YEYun—fei(CollegeofElectricalandInformationEngineering,NanfingUniversityofAeronauticsandAstronautiea,Nanfing,Jiangsu210016,China)Abstract:Aimingattheoptimizationofadvancedencrypfionstandard(A

4、ES)S-box,anovelmultiple-termCOl'Ill/lOl'lsubex—pressionelimination(CSE)algorithmwasproposed.Inordertosimplifythecombinationallogicexpressions,theconmaonsubex—pressionscontainingthemostfactorstook~oritytobeeliminatedintheproposedapproach,thusefectivelyreducedtheareaandlatencyofthe

5、GV(2^4)multiplicativeinversecircuitandtheisomorphicmappingc~cultinS-box.Theresultsshowthatthemulti—pie—termCSE~gofithmachieveshighcomputationandoptimizationeficiency.TheoptimizedS-boxisimplementedin0.18/anCMOStechnology.ComparedwiththesmallestS-boxandtheshortestdelayS-boxintheexi

6、stingwork,theoptimizedS-boxsavesabout10.32%and19.64%ofthearea-delayproductseparately.Keywords:advancedencrypfionstandard(AES);S-box;multiple-termcommonsubexpressionelimination(CSE)algo—fithm短的时延,但其实现面积较大.影响s.盒电路优化的主1引言要部分是其中的多常数乘法(MultipleConstantMultiplica.AES加密算法是目前常用的分组加密算法l】,

7、,而tion,MCM)运算电路,包括仿射矩阵电路、映射矩阵电路s.盒运算电路是AES硬件实现中资源消耗最多、功耗最等.对MCM电路的优化,常用公共项消除(Common大的部分,是AES硬件电路优化的关键l3J.SubexpressionElimination,CSE)算法l1,文献[5]提出了基本文所研究的s一盒基于GF(((22)))复合域运算,于穷举算法的CSE(Exhaust—CSE)算法,文献[7]提出基并采用纯组合逻辑电路实现.这种s.盒硬件面积小,方于贪婪算法的CSE(Greedy—CSE)算法,Greedy—CSE算法便流水线结构设计和加解

8、密复用.针对小面积、低时延简单但容易陷入局部最优的结果中,Exhaust—CSE

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。