CMOS漏极开路门和三态门电路.ppt

《CMOS漏极开路门和三态门电路.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、CMOS漏极开路门和三态门电路CMOS漏极开路门和三态门电路VDDvI1LvO2LvO1HvI2H1、CMOS漏极开路门电路（1）漏极开路门电路的结构和符号①线与：将两个门的输出端并联以实现与逻辑的功能。观察如下的实现电路：由图可见：电流很大,器件会损坏;且无法确定输出是高还是低电平。解决此问题可采用漏极开路（OD）门代之。截止导通导通截止②漏极开路(OD)的与非门电路OD与非门的输出级ABL漏极开路输出A&LBC&DA&LBVDD逻辑符号线与的逻辑电路图为了实现线与功能,可将多个门电路输出管的漏极与电源之间加一个公共的上拉电阻。L=ABCD·(2)上拉电阻对OD门动态性能的影响A&B逻辑电路

2、图&1&VDDRPVOVDDRNoffRPCLVDDRNonRPCLVO1.5KΩ1.5KΩ100Ω100pF1.5KΩ>1MΩ100pF高电平→低电平低电平→高电平OD门输出高电平→低电平：放电时间常数10nsOD门输出由低电平→高电平：充电时间常数为150ns，上升时间很长，工作速度快时，应避免用以驱动大电容负载。(3)上拉电阻计算①RP(min)的确定：RP&1E&FC&DA&BVDD00001174LS1074LS0474HC03×3IILI0L只有一个OD门导通情况RP(min)=VDD-VOL(max)IOL(max)-IIL(total)IOL(max)—驱动器件IOL最大值VO

3、L(max)—驱动器件VOL最大值IIL(total)—接到上拉电阻下端的全部灌电流负载的IIL总值。RP≥②RP(max)的确定：000000RP&1E&FC&DA&BVDD3IIHI0ZI0ZI0ZIIH所有OD输出为高电平时IOZ(total)—全部驱动门输出高电平时的漏电流总和；VOH(min)—驱动器件VOH最小值；IIH(total)—全部负载门输入端为高电平时的输入电流总和；RP(max)=VDD-VOH(min)IOZ(total)+IIH(total)实际上，若要求速度快，RP的值就取近RP(min)的标准值，若要求功耗小，RP的值就取近RP(max)的标准值。RP≤设3个漏

4、极开路CMOS与非门74HC03作线与连接，驱动1个TTL反相器74LS04和一个3输入与非门74LS10，试确定一个上拉电阻RP，已知VDD=5V,IOZ=5μA。解：查附录A，得相关参数如下：CMOS参数VOL（max）=0.33V;VOH（min）=3.84V;IOL（max）=4mA;（1）IIL（total）=2×0.4=0.8mAIIH（total）=4×0.02=0.08mA;IOZ（total）=3×5=15μARP在1.46k～12.21k间，可选择标准值为2k的电阻。TTL门参数：IIL=0.4mA;IIH（min）=0.02mA;RP（min）=-VOL（max）V

5、DD-IIL（total）IOL(max)=5-0.334-0.8≈1.46k(2)RP（max）=-VOH（min）VDDIIH（total）+IOZ（total）=5-3.840.015+0.08≈12.21kOD门的应用例子：（a）只要驱动门的IOL（max）大于发光二极管的额定电流即可。（b）VO可提高到近12V;2、三态（TSL）输出门电路三态输出门电路除有高、低电平输出外，还有高阻输出状态，称高阻态，或禁止态。A为输入端，L为输出端，EN为控制端（使能端）。TN≥111VDDTPLBCAEN1AENL（2）符号（1）电路2、三态（TSL）输出门电路TN≥111VDDTPLBCA

6、EN1AENL①EN=1时，若A=0②EN=0时，则B=1，C=1TN导通，TP截止，L=0；若A=1则B=0，C=0TN截止，TP导通，L=1。总有B=1，C=0开路，既不是低电平，也不是高电平，称高阻工作状态。TN、TP均截止，输出（3）工作原理（4）三态输出门的真值表（5）三态输出门的应用使能EN输入A输出L10110×01高阻三态输出门电路主要用于总线传输，如右图计算机或微机系统的连接，可按一定顺序将信号分时送到总线上传输。七、CMOS传输门（TG）oIvv/Iovv/CCTPTN+5V0VTGoIvv/Iovv/CC传输门由两管栅极的互补信号C和C控制，当C=1时，开关开通；C=0时

7、，开关断开。开关的导通电阻近似为一个常数，阻值约为数百欧。1、电路结构2、符号3、结论4、作为模拟开关的工作原理：oIvv/Iovv/CCTPTN+5V-5V用于模拟电路时，C接低电平-5V，TN栅压为-5V，TP栅压为+5V，当VI在（-5+5）V范围时，TN、TP均不导通—开关是断开的。VT＝2VC接高电平+5V，TN栅压为+5V，当VI在（-5+3）V范围时TN导通；TP栅压为-5V，当