verilog二进制转十进制.doc

《verilog二进制转十进制.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、二进制转十进制数码管显示实现全程1、建立原理图顶层文件2-1、Verilog程序二进制转十进制//Decoder:binary-todecimaldecoderwithanenablecontrolmoduleb2d(y,en,a);output[7:0]y;inputen;input[3:0]a;reg[7:0]y;always@(enora)//EN和A是敏感信号if(!en)//如果使能信号为低，无效y=8'b1111_1111;elsebeginif(a>9)y<=a+6;//这里完成了二进制到十进制的译码，elsey<=a;end//为了方便在平台上进行观

2、察验证///这里把数据的个位和十位分别用4个LED进行显示,均为二进制endmodule2-2、将Verilog程序例化顶层调用3-1、程序二进制转数码管显示moduledecode4_7(decodeout,a);output[6:0]decodeout;input[3:0]a;reg[6:0]decodeout;always@(a)begincase(a)//用case语句进行译码abcdefg4'h0:decodeout=7'b00000001;4'h1:decodeout=7'b1001111;4'h2:decodeout=7'b0010010;4'h3:d

3、ecodeout=7'b0000110;4'h4:decodeout=7'b1001100;4'h5:decodeout=7'b0100100;4'h6:decodeout=7'b0100000;4'h7:decodeout=7'b0001111;4'h8:decodeout=7'b0000000;4'h9:decodeout=7'b0000100;4'ha:decodeout=7'b0001000;4'hb:decodeout=7'b1100000;4'hc:decodeout=7'b0110001;4'hd:decodeout=7'b1000010;4'he:d

4、ecodeout=7'b0110000;4'hf:decodeout=7'b0111000;default:decodeout=7'bx;endcaseendendmodule3-2、将Verilog程序例化顶层调用4、原理图顶层文件5、DE2板的引脚配置6、下载验证可以成功