欢迎来到天天文库
浏览记录
ID:55953744
大小:530.50 KB
页数:3页
时间:2020-06-18
《mos管的匹配精度.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、mos管的匹配精度1.电流成比例关系的MOS管,应使电流方向一致,版图中晶体管尽量同向,开关管可以忽略。2.配置dummy器件,使版图周边条件一致,结构更加对称。下图是dummy电容的使用。dummy器件的配置:为了使得器件B周边的电特性比较一致,会在版图中加入dummycell(如图4中右边的电容),尽管它在电路中是多余的。3.在处理匹配性要求高的对管(如差分输入对管)时,采用交叉对称的结构比较好。下图为晶体管交叉对称:4.MOS器件的匹配主要有四方面影响因素:(1)栅面积:匹配度与有源区面积(S=WL)成反比关系。(2)栅氧化层厚度:一般薄栅氧化层的管子
2、的匹配度较高;(3)沟道长度调制:管子的不匹配与VGS的不匹配成正比,与沟道长度成反比;(4)方向(orientation):沿晶体不同轴向制作的管子的迁移率不同,这就会影响管子跨导的匹配度;把需要匹配的一组管子放在一个cell中,避免因旋转cell而产生的方向不匹配。5,dummy器件的详细讲述:如果周边环境不同,会使工艺中的刻蚀率不同,比如:线宽大,刻蚀率大,刻蚀的快。刻蚀的快慢会影响线电阻等电学参数。例子:尺寸较大的管子被拆成小管子并联时,要在两端的小管的栅旁加上dummygate,这样可以保证比较精确的电流匹配。而且这种dummygate的宽度可以比
3、实际的栅宽小。各个小管子的gate最好用metal联起来,如果用poly连会引起刻蚀率的偏差。详细图例如下:6.主要单元电路的匹配:差分对的管子位置和连线长短都要对称,能合为一条线的连线就要合;差分对主要使VGS匹配,而电流镜主要使ID匹配。7.MOS匹配的几点注意:A.contact孔、metal走线不要放在有源区内,如果metal一定要跨过有源区的话,就应该加入dummy走线。B.最好把匹配管子放在远离深扩散边缘的地方,至少要两倍结深。N-well属于深扩散,PMOS也要放在阱内距离阱边较远处。C.尽量使用NMOS管来作匹配管,因为NMOS比PMOS更易
4、达到匹配。D.为避免由gradient引起的mismatch,采用conmmon-centroidlayout同心结构,且尽量紧密,差分对可用cross-coupledpairs结构。E.匹配器件要远离功率器件摆放,功耗大于50mw的就属于功率器件。8.大功率供电的版图及W、L比较大的器件的版图(1)W较大的管子应拆成小单元并联,拆成多少个单元。原则是:每个单元的电阻要小于所有单元连起来后的总的。(2)如果拆成的单元数过多,应分两排摆放。(3)大功率供电:一般问题出现在有大电流的地方,避免电迁移。9.电源线、地线、信号线的布线a.不同电路的电源线和地线之间会
5、有一些噪声影响,比如模拟电路和数字电路的电源和地线,还有一些敏感电路的电源线、地线。这就需要把他们保护起来,保证它们不互相影响。b.数字电路和模拟电路的gnd要分开。c.信号线的布线:*如果两条信号线的走向平行,平行线间的寄生电容会把两个信号耦合,产生噪声。*两临近信号线上的信号相互影响称为串绕(crosstalk)。减少串绕的方法:采用差分结构把crosstalk化为共模扰动。*对敏感信号线进行保护,方法:把敏感信号线屏蔽起来。例如:在模拟信号线的两边用同层金属画两条地线,这就对该信号线进行了横向平面的保护。*将敏感电路部分与易产生噪声的地方(如:衬底注入
6、极)间距加大。d.地线、电源线上尽量多的打孔,以保证P型衬底良好接地和Nwell的良好接触。七.一般性注意事项1.Grid网格的大小不宜随意改动。2.引线孔千万不要叠在一起,应该并排放在一起,影响成品率。3.走线相接触的地方,最好是overlap一下,以保证良好接触。4.不要处处要求最小尺寸,应该略有冗余。5.引脚的命名需要规范化,尽量都用英文字母。走线尽量多用M3、M4(电流承受能力强,电阻率小)。八.遗留的问题1.在版图Core外地空余地方加入旁路电容的大小,极性?2.电源的ESD保护要格外注意!3.电阻的匹配,电阻的结构、宽度给多少合适?如何排列比较精
7、确?
此文档下载收益归作者所有