EDA与VHDL断改错题集.doc

EDA与VHDL断改错题集.doc

ID:55951621

大小:113.50 KB

页数:24页

时间:2020-06-18

EDA与VHDL断改错题集.doc_第1页
EDA与VHDL断改错题集.doc_第2页
EDA与VHDL断改错题集.doc_第3页
EDA与VHDL断改错题集.doc_第4页
EDA与VHDL断改错题集.doc_第5页
资源描述:

《EDA与VHDL断改错题集.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、一、判断对错(并改正)1、CONSTANTT2:std_logic<=’0’;(错)改正:把<=换为:=。2、若某变量被定义为数值型变量,未赋初始值时默认值为‘0’。(错)改正:把‘0’的单引号去掉。3、在结构体中定义一个全局变量(VARIABLES),可以在所有进程中使用。(错)改正:“变量(VARIABLES)”改为“信号”。4、语句typewris(wr0,wr1,wr2,wr3,wr4,wr5);定义了一个状态机变量wr,可以直接对wr赋值。(错)改正:语句typewris(wr0,wr1,wr2,wr3,wr

2、4,wr5);定义了一个状态机类型wr,需要定义一个该类型的对象,才可以对该对象赋值。5、进程语句中,不管在何时,process语句后面必须列出敏感信号(×)包含wait语句的进程语句可不列出敏感信号。6、VHDL语言与计算机C语言的没有差别。(×)l运行的基础–计算机语言是在CPU+RAM构建的平台上运行–VHDL设计的结果是由具体的逻辑、触发器组成的数字电路l执行方式–计算机语言基本上以串行的方式执行–VHDL在总体上是以并行方式工作l验证方式–计算机语言主要关注于变量值的变化–VHDL要实现严格的时序逻辑关系7、

3、在结构体中定义一个全局变量(VARIABLES),可以在所有进程中使用。(×)“变量(VARIABLES)”改为“信号”。8、Moore状态机输出只是状态机当前状态的函数,Mealy状态机输出为有限状态机当前值和输入值的函数(√)9、传统的系统硬件设计方法是采用自上而下(topdown)的设计方法,利用硬件描述语言(HDL)的硬件电路设计方法采用自下而上(bottomup)的设计方法。(×)传统的系统硬件设计方法是采用自下而上(bottomup)的设计方法,利用硬件描述语言(HDL)的硬件电路设计方法采用自上而下(to

4、pdown)的设计方法10、VHDL可以采用层次化的设计,一个高层的结构体中可以调用低层的实体(√)11、一个VHAL程序中仅能使用一个进程(process)语句。(×)可以使用多个进程语句。12、VHDL语言的预算操作包括了逻辑运算符、关系运算符、乘法运算符等,它们三者的优先级是相同的。(×)逻辑运算符<关系运算符<乘法运算二.改错题1.已知sel为STD_LOGIC_VECTOR(1DOWNTO0)类型的信号,而a、b、c、d、q均为STD_LOGIC类型的信号,请判断下面给出的CASE语句程序片段:lCASEse

5、lISlWHEN“00”=>q<=a;lWHEN“01”=>q<=b;lWHEN“10”=>q<=c;lWHEN“11”=>q<=d;lENDCASE;l答案:CASE语句缺“WHENOTHERS”语句。2.已知data_in1,data_in2为STD_LOGIC_VECTOR(15DOWNTO0)类型的输入端口,data_out为STD_LOGIC_VECTOR(15DOWNTO0)类型的输出端口,add_sub为STD_LOGIC类型的输入端口,请判断下面给出的程序片段:lLIBRARYIEEE;lUSEIEEE

6、.STD_LOGIC_1164.ALL;lENTITYaddISlPORT(data_in1,data_in2:ININTEGER;ldata_out:OUTINTEGER);lENDadd;lARCHTECTUREadd_archOFaddISlCONSTANTa:INTEGER<=2;lBEGINldata_out<=(data_in1+data_in2)*a;lENDaddsub_arch;答案:常量声明时赋初值的“<=”符号应改用“:=”符号。3.已知Q为STD_LOGIC类型的输出端口,请判断下面的程序片段:

7、lARCHITECTUREtest_archOFtestISlBEGINlSIGNALB:STD_LOGIC;lQ<=B;ENDtest_arch答案:信号SIGNAL的声明语句应该放在BEGIN语句之前。4.已知A和Q均为BIT类型的信号,请判断下面的程序片段:lARCHITECTUREarchtestOFtestISlBEGINlCASEAISlWHEN‘0’=>Q<=‘1’;lWHEN‘1’=>Q<=‘0’;lENDCASE;lENDarchtest;答案:CASE语句应该存在于进程PROCESS内。三.判断改错

8、题(3分×6题)(评分标准:给出正确答案1分/题;答案基本正确0.5分/题。)1.已知A和Q均为BIT类型的信号,请判断下面的程序片断:ARCHITECTUREtestOFtestISBEGINCASEAISWHEN'0'=>Q<='1';WHEN'1'=>Q<='0';ENDCASE;ENDtest;【参考答案】:CASE语句应

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。