数字电路全书总结归纳

《数字电路全书总结归纳》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、电子技术基础数字部分（第五版）全书总结归纳全书章节安排1.数字逻辑概论2.逻辑代数与硬件描述语言概述3.逻辑门电路4.组合逻辑电路5.锁存器与触发器6.时序逻辑电路7.存储器、复杂可编程器件和现场可编程门阵列8.脉冲波形的变换与产生9.数模与模数转换器10.数字系统设计基础**1.数字逻辑基础章节内容1.1数字电路与数字信号1.2数制1.3二进制数的算术运算1.4二进制代码1.5二值逻辑变量与基本逻辑运算1.6逻辑函数及其表示方法1.数字逻辑基础教学要求1.掌握2、10、8、16进制数的表示与相互转化；2.掌握

2、二进制数的原码、反码、补码的表示方法；3.掌握8421码、余3码、格雷码的表示方法；4.掌握与、或、非、与非、或非、异或、同或基本逻辑运算；5.掌握逻辑函数的4种表示方法：真值表、逻辑表达式、逻辑图、波形图。1.数字逻辑基础知识点1.数制及数制转换：2←→10，2←→8，2←→16。2.原码、反码、补码的表示方法。3.二进制代码：8421码、余3码、格雷码。4.基本逻辑运算：与、或、非、与非、或非、异或、同或。5.逻辑函数表示方法：真值表、逻辑表达式、逻辑图、波形图。2.逻辑代数与硬件描述语言基础章节内容2.1

3、逻辑代数2.2逻辑函数的卡诺图化简法教学要求：1、掌握逻辑代数常用基本定律、恒等式和规则；2、掌握逻辑函数的基本表达式及相互转换，代数化简方法；3、掌握逻辑函数最小项定义及性质，卡诺图化简法；4、了解硬件描述语言VerilogHDL2.逻辑代数与硬件描述语言基础知识点1.逻辑代数的基本定律和恒等式：基本公式，摩根定理；采用真值表等式证明的方法；3个基本规则。2.逻辑函数代数化简：与-或表达式、与非-与非表达式，基本表达式的转换；代数化简方法。3.逻辑函数的最小项：逻辑函数转换成最小项表达式，真值表与最小项表达式

4、的对应关系。4.卡诺图：逻辑函数的卡诺图表示，卡诺图化简。3.逻辑门电路章节内容3.1MOS逻辑门电路3.2TTL逻辑门电路3.3射极耦合逻辑门电路**3.4砷化镓逻辑门电路**3.5逻辑描述中的几个问题3.6逻辑门电路使用中的几个实际问题3.7用VerilogHDL描述逻辑门电路*3.逻辑门电路教学要求1.掌握与、或、与非、或非、异或、同或门的逻辑功能；2.掌握三态门、OD门、OC门和传输门的逻辑功能和应用；3.掌握CMOS、TTL逻辑门电路的输入与输出电路结构，输入端高低电平判断。4.掌握逻辑门的主要参数及

5、在应用中的接口问题；5.了解半导体器件的开关特性以及逻辑门内部电路结构。3.逻辑门电路知识点1.CMOS、TTL逻辑门电路的输入与输出结构：输入端高低电平判断。2.几种特殊门电路的功能、结构和应用：三态门、OD门、OC门和传输门。3.门电路使用中的几个实际问题：多余输入端处理。4.组合逻辑电路章节内容4.1组合逻辑电路的分析4.2组合逻辑电路的设计4.3组合逻辑电路中的竞争和冒险4.4常用组合逻辑集成电路4.5组合可编程电路4.6用VerilogHDL描述组合逻辑电路*4.组合逻辑电路教学要求1.掌握组合逻辑电

6、路的分析方法和设计方法；2.理解组合逻辑电路中的竞争和冒险产生的原因，掌握竞争和冒险存在判断以及消除的方法；3.掌握典型组合逻辑集成电路的逻辑功能，学会阅读MSI器件的功能表，能根据器件的功能正确应用；5.掌握PLD的表示方法，能用PLD实现组合逻辑电路。4.组合逻辑电路知识点1.组合逻辑电路的分析方法和设计方法。2.组合逻辑电路中的竞争和冒险：产生的原因，存在的判断，消除的方法。3.典型组合逻辑集成电路：各种MSI器件的功能，阅读其功能表理解其功能；译码器、数据选择器实现组合逻辑函数。4.PLD：表示方法，用

7、PLD实现组合逻辑电路——分析和设计。5.锁存器和触发器章节内容5.1双稳态存储单元电路5.2锁存器5.3触发器的电路结构和工作原理5.4触发器的逻辑功能5.锁存器和触发器教学要求1.掌握SR、D锁存器的逻辑功能；2.掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能，掌握触发器逻辑功能表示方法——功能表、特性方程、状态图、波形图，掌握触发器功能转换的方法；3.理解锁存器、触发器的电路结构、工作原理和动态特性。5.锁存器和触发器知识点1.锁存器：SR、D锁存器的逻辑功能。2.触发器：现态、次态的理解；JK

8、、D、T、T’触发器的逻辑功能，逻辑功能表示方法——功能表、特性方程、状态图、波形图；直接置1端、直接清0端的作用；简单触发器电路波形图。3.触发器功能转换。6.时序逻辑电路章节内容6.1时序逻辑电路的基本概念6.2同步时序逻辑电路的分析6.3同步时序逻辑电路的设计6.4异步时序逻辑电路的分析6.5若干典型的时序逻辑集成电路6.6用Verilog描述时序逻辑电路*6.7时序逻辑可编程逻