分析高速数字电路中电源系统的emc

分析高速数字电路中电源系统的emc

ID:5590555

大小:171.00 KB

页数:5页

时间:2017-12-19

分析高速数字电路中电源系统的emc_第1页
分析高速数字电路中电源系统的emc_第2页
分析高速数字电路中电源系统的emc_第3页
分析高速数字电路中电源系统的emc_第4页
分析高速数字电路中电源系统的emc_第5页
资源描述:

《分析高速数字电路中电源系统的emc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、分析高速数字电路中电源系统的EMC关键字:EMI 电源干扰 电磁兼容 EMC设计  随着电子、电力电子、电气设备的应用范围越来越广泛,设备运行中产生的高密度、宽频谱的电磁信号充满了整个设备空间,形成了复杂的电磁环境从而造成了电磁干扰等情况。尤其在电源电路中,电磁环境最复杂,所受的干扰影响也最严重。本文中将就高速数字电路电源系统的EMC设计做深入研究,商讨避免或减少电磁干扰的方法。  一、电磁兼容的相关知识  国家标准GB/T4765-1995《电磁兼容术语》对电磁兼容所下的定义:“设备或系统在其电磁环境中能正常工作且不对该环境中任何

2、事物构成不能承受的电磁骚扰的能力。”  二、电源系统的电磁干扰方式  电源干扰的复杂性原因之一是包含了许多可变的因素。首先,电源干扰可以以“共模”或“差模”方式存在,这是根据电磁干扰噪声对于电路作用的形态来进行划分的,如图1所示。任何电路中都存在共模和差模电流。共模和差模电流决定了传播的电磁能量的大小。如果给定一对导线,一个返回参考平面,那么这两种模式中至少有一种将会存在,但通常是共存。一般来说,差模信号携带数据或有用信息,而共模信号是差模信号的负面效果,不包含有用信息,是辐射的主要来源,解决起来相当的麻烦。三、电源系统的电磁干扰类

3、型  造成电源干扰复杂性的第二个原因是干扰表现的形式很多,从持续期很短的尖峰干扰直至电网完全失电,其中也包括了电压的变化(如电压跌落、浪涌和中断)、频率变化、波形失真(包括电压和电流的)、持续噪声或杂波,以及瞬变等。我们根据国内外的抗扰度测试的一系列标准和实际应用中常常出现的问题,总结了电源干扰的常见起因,如表1所示。 四、电磁干扰的途径  从电磁兼容标准来说,电磁干扰基本上被分成传导噪声和辐射噪声。这也是一种直观分类,一种是接触性的干扰,一种是非接触性。电磁干扰就其实际作用于电路的机理有四种传输方式:传导耦合,电磁场耦合,磁场耦合

4、和电场耦合,如图2所示。1抗干扰措施  因为直流稳压电源既是一个敏感器件也是一个噪声源,因此我们就有如下的滤波策略:一个是对电源系统的前端入口处进行滤波。因为外界对电源系统的影响基本上都是通过入口的电源线引入到电源系统中的。无论是传导噪声,还是辐射噪声都是会耦合到电源线上。因此,该处的滤波要精心处理。二是电源系统的出口,一般来说,这里不应该有太多问题,因为我们选择和设计电源时,都要基于一定的参数和性能指标。但是为了解如何能够达到最佳的电源性能,需要考虑出口的滤波性能。  如图3所示是对所有可能噪声干扰路径的噪声抑制的方法。这就分成两

5、种方法,一种是EMI滤波器,一种是屏蔽。屏蔽更多是涉及到机壳整体的机械结构设计,往往对系统的布局布置有更多考虑。从电路设计的角度,我们更多的是要考虑EMI滤波器。因为更为广泛的干扰都是从线路上溢出或是从线路上的耦合中产生的,因此在线路上的滤波对辐射的抑制效果更明显一点。 2电源系统的板级电磁兼容设计  在电源设计中的一个重要环节就是电源系统的板级电路设计问题,这也是从电源技术的选择、电源架构的搭建、电源器件的定型,以及电源滤波的设计等一系列的概念设计(原理设计)问题走向了最终的物理实现(PCB设计)的过程。  在设计数字电路系统中,

6、我们要通过电源分配系统(PowerDistributionSystem)达到两个基本的目的:为数字信号转换提供稳定的电压参考,为所有逻辑器件分配电源。  在实际的电路设计中,要达到这两个目的已经越来越复杂了。在高速数字电路系统中,信号完整性问题变得非常的突出。一个非常重要的问题就是电源分配系统的轨道塌陷(RailCollapse)。由于电源技术呈现出低电压、开关电源开关频率高频化等一些不利于解决信号完整性的状况,电源完整性被作为一个新的研究方向被提了出来。  通常电源完整性问题主要有两个途径来解决:优化电路板的层叠设计及布局布线和增

7、加去耦电容。下面主要介绍增加去耦电容的方法。  (1)去耦的原理  去耦电容就像是靠近需求点的能量存储器一样。通过在器件附近的电源和地之间添加去耦电容,可在快速突发周期内来提供独立于电源的能量,通过足够的储量保证所需要的电压对于一个给定的电流I,纹波电压或电压降可以用公式(1)表述:公式(2)说明了吸取电流导致的电压降V。正如大多数的CMOS电路,IC只有在晶体管开关时才会汲取电流。这意味着当IC开关时就汲取电流,会产生一个电压降而造成电源分布系统的电源纹波噪声。进一步看,随着处理器速度的增加,纹波噪声也会由于更多的逻辑状态吸收电流

8、而相应的大量增加。  随着电路系统时钟频率的增加,很多情况就不能按照理想的电容器来考虑了。一个实际的电容不论是陶瓷电容还是电解电容,都可以被简化成一个串联RLC的模型。一个电容模型包括自身的电容C,还包括了等效的串联电感ESL和等效串

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。