电子技术基础教学课件作者刘辉第八章.ppt

《电子技术基础教学课件作者刘辉第八章.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第八章时序逻辑电路第一节几种常见的触发器第二节寄存器第三节计数器第一节几种常见的触发器一、D触发器D触发器只有一个输入端（即D），D又称为数据输入端，D触发器有两种电路结构：同步D触发器（又称D锁存器）和维持阻塞D触发器。因为结构不同，所以二者的触发方式也不同，但都有置0、置1和保持的逻辑功能。D触发器在CP脉冲的控制下，接收D信号，其特征方程是：二．JK触发器常用的JK触发器有主从结构的主从JK触发器、利用传输延迟时间差的负边沿JK触发器、维持阻塞结构的正边沿JK触发器三类。三种结构对应三种不同的触发方式。下-页返回第一节几种常见的触发器图8-2(b)、(c

2、)中所示输入端的三角符号“一”是一个动态输入指示符，表明该触发器是边沿触发的，即其输出只在时钟脉冲的有效转换时刻才改变状态。图8-2(b)中所示的动态输入指示符上有圆圈，表示该触发器是一个下降沿（或负边沿）触发的触发器，即触发器是在时钟由高电平向低电平转换时触发的。图8-2(c)中所示的动态输入符上没有圆圈，表示该触发器是一个上升沿（或正边沿）触发的触发器，即触发器是在时钟由低电平向高电平转换时触发的。无论什么结构的JK触发器，其状态转换表、状态转换图、特征方程和逻辑功能都是一样的。上-页下-页返回第一节几种常见的触发器另外，将JK触发器的输入J、K连在一起作

3、为一个输入（即T）引出，则称为T触发器，T触发器具有保持和翻转的功能，其特征方程是：若令T始终为1，则T触发器称为T’触发器，它仅具有翻转的功能，其特征方程为三、RS触发器1．基本RS触发器上-页下-页返回第一节几种常见的触发器触发器有两种稳定状态：0状态和1状态。一位触发器可以存放一位二进制数码，在外加输入信号（触发信号）作用下，触发器可以由其中一种稳定状态转换为另一种稳定状态（称为状态翻转）或维持原态。(1)电路结构与逻辑符号由A、B两个与非门构成的基本RS触发器，如图8-3(a)所示，图8-3(b)所示为其逻辑符号图。(2)逻辑功能分析置1功能。当Rd=

4、1时、Sd=0，门A的输出为1，门B的两个输入均为1，其输出为0，即Q=1、Q=O，触发器置1。S。端称为置1端或置位端，低电平有效。上-页下-页返回第一节几种常见的触发器置0功能。当Rd=0、Sd=1时，门B的输出为1，门A的两个输入均为1，其输出为0，即Q=0、Q=1，触发器置0。Rd端称为置0端或复位端，低电平有效。保持功能。当Rd=1、Sd=1时，触发器保持其原态不变。如果原来Q=0、Q=1，则门A的两个输入均为1，其输出为0，使门B有一个输入为0，门B输出为1，即Q=0、Q=1，触发器保持0态不变。同理可知，在原态Q=1、Q=0的情况下，触发器也将保

5、持1态不变。状态不定。当Rd=0、Sd=0时，Q=Q=1，Q和Q不具备互补关系，这种情况对于触发器正常工作来说，是不允许出现的，当Rd=Sd=0信号同时消失时，触发器状态有时无法确定，所以称为不定状态。上-页下-页返回第一节几种常见的触发器(3)逻辑功能描述描述触发器逻辑功能的方法有：状态转换真值表（状态表）、特征方程、状态转换图和时序图（波形图）。状态转换真值表。将上面分析触发器的一些结论用真值表加以表示，即为状态转换真值表，如表8-2所示。特征方程由表8-2通过卡诺图化简可得状态转换图根据状态转换表8-2可作出如图8-4所示状态转换图。上-页下-页返回第一

6、节几种常见的触发器2．时钟同步RS触发器／主从RS触发器从逻辑功能看，只要符合特征方程的触发器，无论结构、触发方式有何不同，都可称为RS触发器。(1)时钟同步RS触发器基本RS触发器电路简单，是构成其他触发器的基础。但其输出直接控制输入，且输入信号之间存在着约束关系。上-页下-页返回第一节几种常见的触发器时钟同步RS触发器在电路结构上增加了一级门控电路和一个时钟脉冲CP，CP作为主控或选通信号，控制输入信号R、S的接收，R、S不再直接起作用，通过CP信号可以实现数字系统中多个触发器同步、协调一致地工作。(2)主从RS触发器同步RS触发器的CP脉冲对整体电路起到

7、了统一节拍的作用，但在CP=1期间，同步触发器的状态会随着R、S的变化而发生两次或两次以上的翻转，这种现象称为空翻。由于同步RS触发器存在空翻现象，所以其抗干扰能力较差；又由于其是电平触发方式，所以不能用做计数器和移位寄存器。上-页下-页返回第一节几种常见的触发器主从结构的RS触发器可以克服空翻现象，在电路结构上它由两个同步RS触发器串接而成，形成主从两个部分，其时钟信号分别为CP和CP。在CP=0时，触发器不接收输入信号；在CP=1期间，主触发接收R、S信号。在CP由1变成0时，即CP下降沿到来时，从触发器按主触发器的真值表接收R、S信号，所以主从RS触发器

8、的有效时钟条件是CP的下降沿。图8-7