5.2--arm嵌入式系统原理及应用教程

5.2--arm嵌入式系统原理及应用教程

ID:5571469

大小:918.41 KB

页数:183页

时间:2017-11-13

5.2--arm嵌入式系统原理及应用教程_第1页
5.2--arm嵌入式系统原理及应用教程_第2页
5.2--arm嵌入式系统原理及应用教程_第3页
5.2--arm嵌入式系统原理及应用教程_第4页
5.2--arm嵌入式系统原理及应用教程_第5页
资源描述:

《5.2--arm嵌入式系统原理及应用教程》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、5.4DMADMA控制方式主要用于高速I/O设备与存储器之间进行大批量数据传送。DMA控制器控制数据直接在I/O设备与存储器之间传送,而不必经过微处理器内部的寄存器,这样就大大提高了数据传送的效率。5.4.1S3C2440A芯片的DMA方式S3C2440A芯片的DMA系统支持4个独立通道的控制器。每个通道的DMA控制器可以在芯片内部系统系统总线上的设备或外部总线上的设备、或分别在内部系统总线和外部总线上的设备之间进行数据的无限制传送。DMA的主要优点就是其传输数据不受CPU的干涉。DMA操作可以通过软件

2、来启动,也可以通过内部设备的请求、或外部请求引脚的请求信号来启动。5.4.1S3C2440A芯片的DMA方式1.DMA请求源在H/W的请求模式(硬件请求模式)下,S3C2440A芯片中的,每个DMA控制器通道都可以从四个DMA源中选择一个DMA请求源,如果S/W请求模式被选中,DMA请求源就完全没有任何意义。如表5-77所示对于每个通道的4个DMA源:5.4.1S3C2440A芯片的DMA方式通道请求源0请求源1请求源2请求源3请求源4请求源5请求源6Ch-0nXDREQ0UART0SDITimerUS

3、BdeviceEP1I2SSDOPCMINCh-1nXDREQ1UART1I2SSDISPI0USBdeviceEP2PCMOUTSDICh-2I2SSDOI2SSDISDITimerUSBdeviceEP3PCMINMICINCh-3UART2SDISPI1TimerUSBdeviceEP4MICINPCMOUT表5-77DMA请求源5.4.1S3C2440A芯片的DMA方式2.DMA操作S3C2440A芯片的DMA操作可以包括三个状态的有限状态机(FSM)来表述,具体描述如下:状态1:作为初始状态,

4、DMA控制器等待DMA请求。一旦有请求,则进入状态2。初始状态下,DMAACK信号(DMA应答信号)和INTREQ信号(终点请求信号)都为0。状态2:在此状态下,DMAACK信号变成1,且计数器(CURR_TC)从DCON控制寄存器中装载其[19:0]位的内容作为计数初值。注意,DMAACK一直保持1,直到后面被清除。状态3:在此状态下,进行DMA基本操作。此子状态机从源地址读取数据并写入目的地址,此操作应该考虑数据大小和传输大小。在整体服务模式下,DMA传输操作一直被重复进行,直到计数器(CURR_T

5、C)变成0;而在单独服务模式下,DMA操作仅被执行一次。主有限机对计数器(CURR_TC)进行减数操作。DMA控制器如果遇到以下任何一种情况,都将清除DMAACK信号。(1)在整体服务模式下,计数器(CURR_TC)变成0。(2)在单独服务模式下,基本的DMA传输操作完成。5.4.1S3C2440A芯片的DMA方式注意:在单独服务模式下,主状态机的三个状态执行完后,DMA通道就会停止操作,然后等待另一个DMAREQ信号。如果有另一个DMAREQ信号,DMA将重复这样的三个状态。因此,每个基本的DMA传输

6、过程中设置DMAACK信号有效或无效。相反,在整体服务模式中,主状态机一直在状态3等待,直到计数器(CURR_TC)值变成0。所以DMAACK信号在这个传输过程中有效,直到计数器(CURR_TC)为0,DMAACK信号无效。但是不管服务模式如何,只有计数器(CURR_TC)变成0,中断请求信号INTREQ才有效。5.4.1S3C2440A芯片的DMA方式3.外部DMA请求/应答协议有三种类型的外部DMA请求/应答协议(单独服务请求,单独服务握手和整体服务握手模式)。每种模式都定义了像DMA请求和应答信号

7、和这些协议如何相关。4.基本的DMA时序一个基本的DMA传输操作是指在DMA操作期间执行成对的读写周期。S3C2440A的DMA操作的基本时序如图5-10所示。在所有模式下,XnXDREQ信号和XnXDACK信号的启动时间和延迟时间是一致的。如果XnXDREQ信号完成时,恰好遇到一个新的启动时间,它将会被同步2次后再使XnXDACK信号有效。在XnXDACK信号有效之后,DMA请求总线,如果其获得总线控制权,就执行DMA传输操作。在DMA传输操作完成后,XnXDACK被设无效。5.4.1S3C2440A

8、芯片的DMA方式9.3nsStep9.3nsStep6.6nsDelay6.8nsDelay最小3SCLKMin.2×SCLK读写XSCLKXnXDREQXnXDACK图5-10基本的DMA时序5.4.1S3C2440A芯片的DMA方式5.询问/握手模式时序询问模式和握手模式取决于XnXDREQ信号和XnXDACK信号之间的关系。如图5-11所示两种模式的不同。写读XSCLKXnXDREQXnXDACKXnXDREQXnXDACK询问模式双

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。