数电复习题九.doc

数电复习题九.doc

ID:55706873

大小:84.00 KB

页数:4页

时间:2020-05-25

数电复习题九.doc_第1页
数电复习题九.doc_第2页
数电复习题九.doc_第3页
数电复习题九.doc_第4页
资源描述:

《数电复习题九.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、数电复习题九一、填空题1、(26)10=()2=()8=()16。2、OC门称为()门,多个OC门输出端并联到一起可实现()功能。3、同步RS触发器具有()、()、保持、禁用功能。4、欲使JK触发器按工作,可使JK触发器的输入端J=(),K=()。5、施密特触发器有()个稳定状态。6、D触发器具有()功能,其特性方程为()。7、欲使JK触发器转化为T触发器工作,可使JK触发器的输入端J=(),K=()。8、多谐振荡器有()个稳定状态。9、555定时器由()、()、()、放电管四个基本单元组成。10、函数的反演式=();函数的对偶式=()。11、51个“1”连续进行异或运算,其结果是()。1

2、2、根据D/A转换器分辨率计算方法,4位D/A转换器的分辨率为()。二、单项选择题1、请用8421BCD码表示十进制数123,则应该为下列的()。A、B、1C、D、12、逻辑代数中有3种基本运算,分别是()。A、或非、与或、与或非B、与非、或非、与或非C、与非、或、与或D、与、或、非3、一个两输入端的门电路,当输入为1和0时,输出不是1的门是()。A、与非门B、或门C、或非门D、异或门4、若函数表达式为Y=AC+E,则其反函数的表达式为=()。A、(A++C)(+E)B、B+DC、(+B+)(D+)D、ABC+DE5、能实现分时传送数据逻辑功能的是()。A、TTL与非门B、三态逻辑门C、集

3、电极开路D、CMOS逻辑门6、组合逻辑电路的输出状态的改变()。A、仅与该时刻输入信号的状态有关B、仅与时序电路的原状态有关C、与A.、B.皆有关D、输出信号的次态7、十六路数据选择器,其地址输入端有()个。A、16B、2C、4D、88、存储8位二进制信息要()个触发器。A、2B、3C、4D、89、用555定时器构成的施密特触发器的回差电压可表示为()。A、B、C、VccD、10、某A/D转换器有8路模拟信号输入,若8路正弦输入信号的频率分别为1KHz,…,8KHz,则该A/D转换器的采样频率fs的取值应为()。A、fs≤1KHzB、fs=8KHzC、fs≥2KHzD、fs≥16KHz11

4、、决定一件事情的所有条件具备某一个时,这件事情就会发生,我们称这样的逻辑关系为()逻辑。A、或B、与非C、与D、或非12、逻辑表达式A+BC=()。A、A+BB、A+CC、(A+B)(A+C)D、B+C13、在不影响逻辑功能的情况下,CMOS与非门的多余输入端可()。A、接高电平B、接低电平C、悬空D、通过大电阻接地14、时序逻辑电路的输出状态的改变()。A、仅与该时刻输入信号的状态有关B、仅与时序电路的原状态有关C、与A.、B.皆有关D、输出信号的次态15、在下列逻辑电路中,不是组合逻辑电路的是()。A、译码器B、编码器C、全加器D、寄存器16、一个4位移位寄存器可以构成最长计数器的长度

5、是()。A、8B、12C、15D、1617、用55S定时器构成单稳态触发器其输出脉宽为()。A、0.7RCB、1.1RCC、1.4RCD、1.8RC18、函数F=AB+BC,使F=1的输入ABC组合为(  )。A、ABC=000   B、ABC=010C、ABC=101   D、ABC=11019、请判断以下哪个电路不是时序逻辑电路()。A、计数器B、寄存器C、译码器D、触发器20、A+A=()。A、2AB、AC、1D、0三、化简题1、用代数法化简:F=2、用代数法化简:F=3、用卡诺图法化简:Y=4、用卡诺图法化简:Y=Σm(0,1,2,3,4,5,8,10,11,12)四、分析题1、已

6、知组合逻辑电路如下图所示,要求:(1)写出逻辑表达式并化简;(2)列出真值表;(3)分析其具有何种逻辑功能。2、试分析下图所示的时序逻辑电路。要求:(1)写出驱动方程、状态方程;(2)画出状态转换图;(3)说明其功能;(4)判断电路是否能自启动。IJQCIIKQIJQCIIKQIJQCIIKQ&FF0FF1FF2CP五、设计题1、设计一个三变量非一致电路,变量取值不同输出为1,否则输出为0。设计要求:(1)进行逻辑抽象;(2)列出真值表;(3)写出逻辑表达式并化简;(4)画出逻辑图。2、用74LS138和门电路实现逻辑函数。要求:(1)写出设计过程;(2)画出连线图。3、用八选一数据选择器

7、74LS151产生逻辑函数Y=。要求:(1)写出设计过程;(2)画出连线图。4、分别用清零法和置位法将74160构造成八进制加法计数器。5、试分别用清零法和置位法用集成计数器74161设计一个12进制计数器。要求:(1)画出状态转换图;(2)画出连线图。六、判断题1、逻辑变量的取值,1比0大。()2、D/A转换器的位数越多,能够分辨的最小输出电压变化量就越小。()3、计数器的模是指对输入的计数脉冲的个数。()4、JK触发

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。