基于CORIC算法数字下变频器设计.doc

基于CORIC算法数字下变频器设计.doc

ID:55698268

大小:242.50 KB

页数:7页

时间:2020-05-25

基于CORIC算法数字下变频器设计.doc_第1页
基于CORIC算法数字下变频器设计.doc_第2页
基于CORIC算法数字下变频器设计.doc_第3页
基于CORIC算法数字下变频器设计.doc_第4页
基于CORIC算法数字下变频器设计.doc_第5页
资源描述:

《基于CORIC算法数字下变频器设计.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、基于CORDIC算法数字下变频器设计作者:郭勇梅大成邢丹来源:发布时间:02-09-03浏览:17776次摘 要本文以软件无线电为指导,提出基于CORDIC算法利用FPGA平台数字下变频器设计方案。首先分析下变频器的结构;然后采用模块化设计思想,将数字下变频的功能模块包括数字控制振荡器、CIC抽取滤波、HBF抽取滤波器、FIR低通滤波器进行分析和FPGA的设计;最后在MATLAB/DSPBuilder下硬件仿真模块进行仿真并给出仿真结果。   关键字数字下变频;CORDIC;FPGA 1 引言   软件无线电的设计思想之一是将A/D转换器尽可能靠近天线,即把A/D从基带移到中频甚至

2、射频,把接收到的模拟信号尽早数字化。由于数字信号处理器(DSP)的处理速度有限,往往难以对A/D采样得到的高速率数字信号直接进行各种类别的实时处理。为了解决这一矛盾,需要采用数字下变频(DDC)技术,将采样得到的高速率信号变成低速率基带信号,以便进行下一步的信号处理。数字下变频技术在软件无线电和各类数字化接收机中得到了广泛应用。因此建立软件无线电的通用数字下变频器是非常必要的。2 下变频器的结构与组成    我们要设计数字下变频器如图1所示。   量化的中频数字信号进入数字下变频器后,先与数字控制振荡器产生的本地数字载波混频,经过CIC抽取滤波器,HBF抽取滤波器,FIR低通滤波对

3、信号进行D倍抽取后得到正交基带信号,这是下变频过程。虚线框内为数字下变频部分是我们设计和讨论的重点。3 数字控制振荡器振荡器   如图1所示。正交数字下变频器前端包括两部分一是乘法器;一是NCO。乘法器设计很简单,NCO的目标是产生一个理想的正弦和余弦波。更确切地说是产生一个可变频率的正弦波样本如公式:3.1 CORDIC算法   CORDIC算法基本原理是:设初始向量x0+jy0经旋转角度后得到的向量xn+jyn即   其中       δi代表向量旋转方向   经过n次旋转迭代后的结果为:   其中,3.2  基于CORDIC算法实现NCO   我们设计的NCO顶层结构为图2所

4、示。我们可以看到,频率控制字寄存器将接收到的频率控制字K送入相位累加器,累加器对系统时钟进行累加计数,当到达输入频率控制字的值时对相位进行累加,随后将累加值送入相位相加器,与相位控制字寄存器接收到的初始相位相加,得到当前的相位值。经过上述相位处理之后,即可获得相位的正/余弦相位序列,将此序列送入基于CORDIC算法的波形发生器,最终获得两路正交的正/余弦输出序列。   采用了流水线型实现结构,它用n级相似的算法单元在同一个时钟周期内并行工作,每级算法单元的具体实现结构如图3所示。图中的三个累加器分别完成了该级中xi,yi,zi的迭代,累加器的加/减控制信号为上一级算法单元中的di信

5、号,两个i位的右移寄存器(注:图中的>>i表示右移i位)完成了迭代等式中的乘2-i运算,而该级的基本旋转角度值(2-i)可以采用直接硬连接。   流水线结构的最大优点在于它的运算速度很快在任何一个时钟周期,n级算法单元都同时工作,如在输入端连续不断地送入数据,那么在n个时钟周期的延迟之后,输出端将连续得到相应的下变频后的数据与传统的串行结构相比,流水线结构的运算速提高了n倍。图4给出了16级流水线算法的实现结构虚线框中部分是个初始化旋转单元,是因为   输入为x_iny_inz_in输出为phi,eps,r定义信号为x,y,z---Testforx_in<0rotate0,+90,

6、or-90degreesIFx_in>oTHEN      x<=x_in;      y<=y_in;      z<=z_in;ELSEIFy_in>0THEN      x<=y_in;      y<=-x_in;      z<=z_in+90;ELSE      x<=-y_in;      y<=x_in;      z<=z_in-90;ENDIF;4 积分梳状(CIC)滤波器的FPGA设计  CIC滤波器由两部分组成,积分器和梳状滤波器的级联其冲击响应为   图5显示的是它的频谱图。CIC所有系数都为1,实现起来极其简单,它不需要任何乘法运算,不需要存储滤波器系数

7、。为了加大阻带衰减,通常采用N级CIC滤波器如图6所示。5 半带抽取滤波器(HBF)的FPGA设计   HBF滤波器特别适合于实现2的幂次方倍的抽取,且计算效率高、实时性强。其频谱如图7所示。半带滤波器是频率响应满足阻带宽度与通带宽度相等,当抽取率为2的幂次方时实现如图8所示。6 使用Dspbuilder低通滤波器的设计   使用Dspbuilder可以方便地在图形化环境中设计FIR数字滤波器,而且系数的计算可以借助MATLAB强大的计算能力和现成的滤波器设计工具来完

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。