具有FIFO的AD采样控制电路设计.doc

具有FIFO的AD采样控制电路设计.doc

ID:55687559

大小:759.50 KB

页数:16页

时间:2020-05-24

具有FIFO的AD采样控制电路设计.doc_第1页
具有FIFO的AD采样控制电路设计.doc_第2页
具有FIFO的AD采样控制电路设计.doc_第3页
具有FIFO的AD采样控制电路设计.doc_第4页
具有FIFO的AD采样控制电路设计.doc_第5页
资源描述:

《具有FIFO的AD采样控制电路设计.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、目录一、概述11.1A/D转换的基本概念11.2有限状态机的基本概念2二、设计方案22.1具有FIFO的A/D控制设计方法22.2用状态机来控制A/D采样32.3利用LPM函数来生成FIFO52.42选1控制电路的设计62.5顶层模块及元件例化的调用7三、结果与分析73.1ADC0809的仿真波形分析73.22选1仿真波形的分析83.3FIFO仿真波形的分析9四、结论与心得9五、附录10附录一ADC0809采样控制程序10附录二2选1控制选择器11附录三顶层模块11附录四总的实验程序13一、概述1.1A/D转换的基本概念随着数字技术飞速发展

2、与普及,在现代控制、通信及检测等领域,为了提高系统的性能指标,对信号的处理广泛采用了数字技术。由于系统的实际对象往往都是一些模拟量(如温度、压力、位移、图像等),要使系统能识别和处理这些信号,必须将这些模拟信号转换成数字信号;这样,就需要一种能在模拟信号与数字信号之间起桥梁作用的电路-A/D转换器。将模拟信号转换成数字信号的电路,称为模数转换器(简称A/D转换器);A/D转换器已成为信息系统中不可缺少的接口电路。  为确保系统处理结果的精确度,A/D转换器必须具有足够的转换精度;如果要实现快速变化信号的实时控制与检测,A/D转换器还要求具有

3、较高的转换速度。转换精度与转换速度是衡量A/D转换器的重要技术指标。此次课程设计则是利用ADC0809来进行A/D转换,并将转换好的数据锁存到FIFO中,通过外部按键控制FIFO写入和读出数据。1.2有限状态机的基本概念有限状态机又称有限状态自动机或简称状态机,是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型。状态机分成两大类:Melay型和Moore型状态机;Melay型状态机的输出是当前状态和所有输入信号的函数。其输出是输入变化后立即发生变化。Moore型的输出仅是当前状态的函数。其在输入发生变化后,还需等待时钟的到来,只

4、有时钟使状态发生变化才导致输出变化。因此要多等待一个时钟周期。在运用状态机时,首先要自定义数据类型,然后再通过说明部分、主控时序进程、主控组合进程以及辅助进程来实现所需实现的功能。说明部分中有新数据类型TYPE的定义及其状态类型以及在此新类型下定义的状态变量。状态变量应该定义为信号,便于信息传递。而主控时序进程则是一个对工作时钟信号敏感的进程,该进程作为状态机的“驱动泵”,当时钟发生有效跳变时,状态机状态才发生变化。主控组合进程的任务是根据控制信号或(和)当前状态的状态值确定下一状态next_state的取向,即next_state的取值内

5、容,以及确定对外输出或对内部其它组合或时序进程输出控制信号的内容。辅助进程则是用于对其他电路功能的控制及实现。二、设计方案2.1具有FIFO的A/D控制设计方法本课程的设计要求:1、用FPGA对ADC0809进行控制使之完成对输入信号的采样,控制电路应该输出启动信号,通道选择地址信号的锁存信号,检测ADC0809的转换情况状态信号EOC,输出使能信号OE,读入转换结果,存入FIFO中。2、FIFO中的数据可以在外界信号的控制下读出,结果在LED数码管中显示3、ADC0809和LED数码管由GW48-PK2系统提供。4、FIFO可以利用LPM

6、函数实现。要将ADC0809转换好的转换好的数字信号锁存入FIFO中,因此电路中必然包括FIFO存储器。同时,还要通过一个2选1的选择器,来选择FIFO的写使能端Wrreq以及读使能端Rdreq的时钟脉冲,并通过外部按键的控制信号来控制FIFO中的数据写入及读出,通过数码管显示出转换好的数据。基于这一思路,设计出的电路图如图一所示图一2.2用状态机来控制A/D采样ADC0809为单极性输入、8位转换精度、逐级逼进式A/D转换器,其采样速度为每次转换约100us,它的各引脚功能和工作时序如图二所示图二有8个模拟信号输入通道,IN0~IN7;由

7、ADDA、ADDB、ADDC作为此8路通道的选择地址,在转换开始前由地址锁存允许信号ALE将此3位地址锁入锁存器中,以确定转换信号通道;EOC为转换结束状态信号,由低电平转为高电平时指示转换结束,此时可读入转换好的8位数据。EOC在低电平时,指示正在进行转换:START为转换启动信号,上升沿启动;OE为数据输出允许,高电平有效;CLK为ADC转换时钟输入端口,为了达到A/D器件的最高转换速度,A/D转换控制器必须包含监视EOC信号的逻辑,一旦EOC从低电平变为高电平,即可将OE置为高电平,然后传送已经转换好的数据到FIFO中。用Moore型

8、有限状态机控制ADC0809采样的状态图如图三所示图三由状态图可知:sto为对0809的初始化;当start为1时开始进行A/D转换,进入st1状态;在st2中对EOC信号进行检

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。