微机原理课件第四章 存储器.ppt

《微机原理课件第四章 存储器.ppt》由会员上传分享，免费在线阅读，更多相关内容在PPT专区-天天文库。

1、半导体存储器及其接口第4章本章主要内容半导体存储完全半导体存储器接口的基本技术16位和32位系统中的内存储器接口1、概述微机系统中，整个存储器体系采用层次化结构。CPU寄存器组Cache内部存储器(DRAMSRAM)辅助存储器(软盘、硬盘、光盘）片内片外CPU芯片中主机系统中外部设备一、半导体存储器（1）、三个主要参数容量：一定容量的存储器由多块芯片构成为适应不同字长计算机的需要，存储芯片的单元宽度可能不同，通常表示为：芯片容量=单元数×单元宽度尽管微机字长已达64位，但所有存储器仍以字节为组织

2、单位例如：Intel2114容量为1k4位/片一、半导体存储器速度：从CPU给出有效的存储器地址到存储器给出有效数据所需要的时间芯片的存取速度最好与CPU时序相匹配。可靠性用平均故障间隔时间MTBF来衡量存取速度超高速存储器<20ns中速存储器100~200ns低速存储器>300ns1、概述（1）、三个主要参数一、半导体存储器（2）.存储芯片的内部结构地址寄存地址译码存储体控制电路AB数据寄存读写电路DBOEWECS①存储体存储器芯片的主要部分，用来存储信息②地址译码电路根据输入的地址编码来选中

3、芯片内某个特定的存储单元③片选和读写控制逻辑选中存储芯片，控制读写操作一、半导体存储器①存储体每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据存储容量与地址、数据线个数有关：芯片的存储容量＝2M×N＝存储单元数×存储单元的位数M：芯片的地址线根数N：芯片的数据线根数示例一、概述②地址译码电路译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码单译码结构双译码结构双译码可简化芯片设计主要采用

4、的译码结构一、半导体存储器③片选和读写控制逻辑片选端CS*或CE*有效时，可以对该芯片进行读写操作输出OE*控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线写WE*控制写操作。有效时，数据进入芯片中该控制端对应系统的写控制线一、半导体存储器3、存储器基本分类按使用方式：内存：由CPU通过AB直接寻址容量小、速度快常用于存储工作程序及数据一般所讲的存储器即指内存外存：由CPU当作外设处理容量大、速度慢常用于存储备用程序及数据，如硬、光盘等高速缓存：CACHE容量很小、速度很快常用于存储

5、频繁使用的程序或数据存在于微机中的各个环节一、半导体存储器按使用功能：RAM：RandomAccessMemory可读写、易失性用于存放经常变化的数据及动态加载的程序，如PC机的内存条又分静态SRAM、动态DRAM二类ROM：ReadOnlyMemory只读、非易失性用于存放固定不变的信息，如BIOS、监控程序等又分掩膜ROM、PROM、EPROM、EEPROM、FLASH等多种类型一、半导体存储器按构成存储器的器件和存储介质分：磁芯存储器半导体存储器光电存储器磁表面存储器光盘存储器双极型：由T

6、TL电路制成的存储器单极型：用MOS电路制成的存储器一、半导体存储器2、随机存取存储器静态RAMSRAM2114SRAM6264动态RAMDRAM4116DRAM2164一、半导体存储器1、静态RAMSRAM的基本存储单元是触发器电路每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵SRAM一般采用“字结构”存储矩阵：每个存储单元存放多位（4、8、16等）每个存储单元具有一个地址一、半导体存储器静态基本存储电路：以触发器为基础状态稳定，只要不掉电，就能保持信息由6个半导体管构成，

7、1.双稳态触发器2.写数据T5、T6：控制管(1)选择线高电平(2)I/O=1，I/O=0则A=B=10则T5、T6：导通六管静态RAM存储电路2、随机存取存储器静态基本存储电路：以触发器为基础状态稳定，只要不掉电，就能保持信息由6个半导体管构成，六管静态RAM存储电路1.双稳态触发器2.写数据3.读数据(1)选择线高电平则T5、T6：导通(2)I/OA，I/OB2、随机存取存储器SRAM芯片2114存储容量为1024×418个引脚：10根地址线A9～A04根数据线I/O4～I/O1片选CS*读

8、写WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND功能RAM典型产品介绍2、随机存取存储器SRAM2114的读周期数据地址TCXTODTTOHATRCTATCODOUTWECSTA读取时间从读取命令发出到数据稳定出现的时间给出地址到数据出现在外部总线上TRC读取周期两次读取存储器所允许的最小时间间隔有效地址维持的时间2、随机存取存储器SRAM2114的写周期TWCTWRTAW数据地址TDT