基于CamraLink的实时显示技术研究.doc

《基于CamraLink的实时显示技术研究.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、基于ＣａｍｅｒａＬｉｎｋ的实时显示技术研究摘要：由于目前基于CameraLink接口的各种相机都不能直接显示，因此本文基于Xilinx公司的Spartan3系列FPGAXC3S1000-6FG456I设计了一套实时显示系统，该系统可以在不通过系统机的情况下，完成对相机CameraLink信号的接收、缓存、读取并显示系统采用两片SDRAM作为帧缓存，将输入的CameraLink信号转换成帧频为75Hz，分辨率为1024×768的XGA格式信号，并采用ADV7123JST芯片实现数模转换，将芯片输出的信号送到VGA接口，通过VGA显

2、示器显示出来设计的系统可以应用于各种基于CameraLink接口的相机输出信号的实时显示　　关键词：CameraLink；FPGA；SDRAM控制器；实时显示　　　　引言　　　　目前基于CameraLink接口的各种相机都不能直接显示，只能通过专用采集卡连接到系统机上在系统机的屏幕上显示，系统比较庞大，使用不方便；或者通过自行研制的专用采集显示接口显示，通用性比较差为了实现基于CameraLink接口的CCD相机输出信号的实时显示，就需要设计一套实时显示系统，在不通过系统机的情况下完成对相机信号的接收、缓存、读取并显示本文设计的

3、实时显示系统通过DS90CR288芯片接收CCD相机输出的CamerLink信号，基于Xilinx公司的Spartan3系列FPGAXC3S1000-6FG456I完成显示控制器的设计，以两片SDRAM作为缓存，最终将输入的相机信号转换成分辨率为1024×768，帧频为75Hz的标准VGA格式信号，并通过ADV7123JST数模转换芯片接收，将信号送到VGA接口，由VGA显示器显示出来　　　　1实时显示系统总体设计　　　　系统设计包含三个主要的模块：输入信号接收模块，数据缓存模块，以及VGA信号产生与输出模块这三部分都需要通过F

4、PGA的控制才能实现各自的功能，FPGA的控制程序可以通过JTAG下载线下载到Xilinx的PROMXCF04S中，系统上电时由PROM对FPGA进行配置，这样就可以在不通过系统机的情况下完成相机信号的实时显示系统的总体设计框图如图1所示　　　　CCD相机输出的信号经由CameraLink线缆连接到MDR26插座上，根据CameraLink接口协议规范，Base型配置需要一片DS90CR288A芯片来接收相机信号，芯片输出28路数据和1路时钟信号，28路数据中包括帧有效信号FVAL，行有效信号LVAL，数据有效信号DVAL以及2

5、4路图像数据信号DS90LV049芯片用来发送相机同步信号等其它控制信号FPGA在输入的行、场信号都有效时，在输入像素时钟的同步下，接收图像数据，并送到SDRAM中缓存当SDRAM1中缓存满了一帧图像数据后，开始读取数据，读SDRAM1时写SDRAM2当SDRAM2中写满一帧图像数据后，控制器对两个SDRAM进行读写切换，读SDRAM2时写SDRAM1由于读取速度大于写入速度，因此不会丢失数据读出的RGB信号经过D/A转换后，将数据转换成模拟信号，配合FPGA产生的行、场同步信号可以使其在VGA显示器上显示外部晶振对FPGA输入

6、27MHz的时钟，在内部经过倍频产生81MHz的主时钟，用来对两片SDRAM进行读写控制和用来产生符合VGA格式的行、场同步信号　　　　2CameraLink输入部分设计　　　　CameraLink协议是一个工业高速串口数据和连接标准，它是由摄像头供应商和其它图像采集公司在2000年10月联合推出的，目的是简化图像采集接口，方便高速图像传感器和采集系统的连接CameraLink硬件结构分为三类：基础结构（Base）、中间结构（Medium）和完全结构（Full）根据CameraLink的硬件结构分析，在系统输入端选用一个MDR2

7、6连接器构建CameraLink的Base结构，即可用来接收相机输出的串行数据信号　　对于接收到的LVDS（低摆幅差分信号）串行信号，需要转换成并行数据流，这就需要用到CameraLink接收器CameraLink接收器接收LVDS数据流并将其解串成CMOS/TTL数据由于MDR26连接器接收相机信号后将LVDS串行数据流作为系统输入信号，因此本系统中选用美国国家半导体公司的ChannelLink芯片DS90CR288作为CameraLink接收器图2所示为该芯片的工作原理　　　　从图2可以看出，28bit并行数据经DS90CR

8、287转换为4路LVDS串行数据流，同时在第5组LVDS链路上将时钟信号发送出去这些数据流经过CameraLink电缆传输，当DS90CR288接收到LVDS数据流后，将其解串恢复成28bit的并行数据输出进行后续处理　　[newpage]　　　　3SDRAM控