宽带高斯噪声源的设计与实现.pdf

《宽带高斯噪声源的设计与实现.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、宽带高撕曝J

2、i源的设计与实现魏恒，金松坡(中国电子科技集团公司第五十四研究所，河北省石家庄，050081)摘要：高斯白噪声源在模拟星地和接收机信道噪声方面有重要的用途。针对宽带应用，将串行移位寄存器的结构并行化，并阐述了并行伪码的产生结构，分析了均匀噪声和高斯白噪声的映射关系，采用分段的方式拟合映射曲线，并将拟合系数量化后在FPGA中进行存储，选取周期较长的伪码序列，并根据伪码移位寄存器的相位寻址拟合系数，计算出量化的高斯噪声利用高速DAC将数字信号转换为模拟信号，从而实现了宽带高斯噪声的产生。关键词：高斯噪声；宽带；曲线拟合；高速DAC；FPGA中图分类号：TP331文献

3、标识码：ADesignandImplementationofWidebandGaussianNoiseSourceWEIHeng，JINSong-po(CETCResearchInstituteNo．54，Shijiazhuang050081，China)Abstract：ThewhiteGaussnoisesourcehassignificantimplementationinthesatellite—．groundandreceiverchannelmodelization．Forwidebandapplication，theserialtopologyofshiftre

4、gisterischangedtoparallelization．Additionally，thecreatedstructureofparallelpseudo-random-codeispresented．ThemappingrelationbetweenuniformnoiseandGaussiannoiseisanalyzed．Themappingcurveisfittedbypiecewiserepresentation．storingthequantizedfittedcoef-ficientsinFPGA．PNsequencewithlongerperiodis

5、adopted．Thequantizednoiseiscalculatedbyusingfittedcoefi—．cientsaccordingtothecorrespondingPNphase．Thedigitalsignalisconvenedtotheanalogsignalbyusinghigh-speedDAC．Keywords：Gaussiannoise；Wideband；Curvefitting；HighspeedDAC；FPGA1引言途，可以用来模拟星地之间【一，以及接收机信道【3，设备带来的噪声，从而测试接收机的性能指标。目前，高斯白噪声源在工程调试阶段有着

6、广泛的用噪声发生器分为物理噪声发生器和数字噪声发生http：／／wwv．cicmag．com巾国集成电路ChinaIntegratedCircuit设计器。物理噪声发生器精度高，但是实现电路复杂。为图1所示的结构在FPGA中实现时，每个时钟了快速方便地获得宽带高斯白噪声，本文讨论了一的上升沿(或者下降沿)移位寄存器进行一次右移种基于FPGA的噪声产生方法，并结合相应的硬件位操作，推出一个新的伪码码字a．-r；同时由于移平台，将数字信号量化后进行输出。位操作，,f(j=1，2，3，⋯，，)状态发生改变，在下一个随着高速数据传输技术的发展，信号带宽也达时钟沿到来之前，相应的状态进

7、行异或计算出新的到了百兆量级，因此要求噪声源也要具备宽带宽。反馈值，在下一个时钟的驱动下送入,3n-1。这种结文献5—7对高斯白噪声的产生方法做了介绍，文中构每次只能出来一个伪码，以并行四路为例，改进后均采用了串行的移位寄存器产生伪码序列，通过曲的结构如图2所示。线映射的方式将伪码序列转换为数字高斯白噪声，⋯—然后通过正交调制的方式输出模拟高斯白噪声。由于采用串行反馈移位寄存器的结构，同时又受限于匮⋯——FPGA的工作时钟【8J，导致输出的高斯白噪声带宽比区⋯．匡一压；较窄，只有几十兆赫兹。本文将串行移位寄存器的⋯结构并行化，从而可以产生N倍于系统时钟速率的．区—伪码序列，然

8、后将伪码序列映射为高斯噪声，再通过图2并行移位寄存器结构高速DAC直接产生频带更宽的高斯白噪声。图2所示的结构，每个时钟周期的上升沿，将串行移位寄存器的最后4个码字推出，同时寄存器的2并行伪码产生结构所有的值向右移动4个位置。在串行结构中每次只需要计算当前的状态对应的反馈码字即可。在并行m序列是最长线性移位寄存器，是由移位寄存结构中，由于每次会产生四种状态，因此每一个状态都需要计算一个反馈字。器加反馈后形成的。其结构如图1所示。图中an-，程序初始化时，四个串行移位寄存器分别进行(i=1，2，3，⋯，r