dac0832波形发生器课程设计实验报告1

《dac0832波形发生器课程设计实验报告1》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、-17-潇湘学院电子信息001班学号：0954030110姓名：赵翔微机原理与接口技术课程设计报告书题目：DAC0832波形发生器学院名称：湖南科技大学潇湘学院班级：电子信息工程001班指导老师：欧青立陈君宋芳学号：0954030110姓名：赵翔-17--17-潇湘学院电子信息001班学号：0954030110姓名：赵翔目录一、引言………………………………………………………...…......1二、设计目的……………………………………………………………….2三、原理说明……………………………………………………………….

2、.2四、硬件设计.........................................................................................4五、设计原理………………………………………………………………...6六、程序编译.........................................................................................71、输出方波子程序…………………………………………………….72、输

3、出三角波子程序………………………………………………….83、输出锯齿波子程序………………………………………………….84、输出正弦波子程序………………………………………………….95、输出梯形波的子程序………………………………………………106、主程序……………………………………………………………….11七、调试方法与结果………………………………………………………...15八、心得体会………………………………………………………………...16-17--17-潇湘学院电子信息001班学号：0954030110姓名：赵翔一

4、．引言波形发生器是一种常用的信号源，广泛的应用于电子电路、自动控制系统和教学实验等领域，是现代测试领域内应用最为广泛的通用仪器之一。在研制、生产、测试和维修各种电子元件、部件以及整机设备时，都需要有信号源。由它产生不同频率不同波形的电压、电流信号并加到被测器件或设备上，用其他仪器观察。测量被测仪器的输出响应，以分析确定它们的性能参数。信号发生器是电子测量领域中最基本、应用最为广泛的一类电子仪器。它可以产生多种波形信号，如锯齿波、三角波、梯形波等，因而广泛应用于通信、雷达、导航、宇航等领域。本次课程设计使用的AT89C5

5、1单片机构成的发生器可产生三角波，波形的周期可用程序改变，并可根据需要选择单极性输出或双极性输出，具有线路简单、结构紧凑、性能优越等特点。此设计给出了源代码，通过仿真测试，其性能指标达到了设计要求。二、设计目的1、掌握DAC0832与PC机的接口方法。2、掌握D/A转换应用程序设计方法。三、原理说明u知识简介：DAC0832当今世界在以电子信是8位分辨率的D/A转换集成芯片，与微处理器完全兼容，这个系列的芯片以其价格低廉、接口简单、转换控制容易等优点，在单片机应用系统中得到了广泛的应用。这类D/A转换器由8位输入锁存器

6、，8位DAC寄存器，8位DA转换电路及转换控制电路构成。u原理框图：-17--17-潇湘学院电子信息001班学号：0954030110姓名：赵翔u硬件设计1、DAC0832的引脚及功能：DAC0832是8分辨率的D/A转换集成芯片。与微处理器兼容。这个DA芯片以其价格低廉、接口简单、转换控制容易等优点，在单片机应用系统中得到广泛的应用。D/A转换器由8位输入锁存器、8位DAC寄存器、8位D/A转换电路及转换控制电路构成。-17--17-潇湘学院电子信息001班学号：0954030110姓名：赵翔u应用特性：·DAC08

7、32是微处理器兼容型D/A转换器，可以充分利用微处理器的控制能力实现对D/A转换的控制。这种芯片有许多控制引脚，可以和微处理器控制线相连，接受微处理器的控制，如ILE、/CS、/WR1、/WR2、/XFER端。·有两级锁存控制功能，能够实现多通道D/A的同步转换输出。·DAC0832内部无参考电压源；须外接参考电压源。·DAC0832为电流输入型D/A转换器，要获得模拟电压输出时，需要外加转换电路。DAC0832的引脚图及逻辑结构如下图：　DAC0832结构框图及引脚排列-17--17-潇湘学院电子信息001班学号：0

8、954030110姓名：赵翔u各引脚功能说明：D0～D7：8位数据输入线，TTL电平，有效时间应大于90ns(否则锁存器的数据会出错)；ILE：数据锁存允许控制信号输入线，高电平有效；CS：片选信号输入线（选通数据锁存器），低电平有效；WR1：数据锁存器写选通输入线，负脉冲（脉宽应大于500ns）有效。由ILE、CS、WR1的逻辑