EDA技术复习要点2015年12月课件.doc

《EDA技术复习要点2015年12月课件.doc》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、2014年EDA技术期末复习重点复习重点第一部分：第四章和第五章的讲过的例题与课后作业题（见作业的参考答案）EDA技术实用教程潘松黄继业第四章4-1：画出与下例实体描述对应的原理图符号元件：ENTITYbuf3sIS      --实体1：三态缓冲器   PORT(input:INSTD_LOGIC;     --输入端         enable:INSTD_LOGIC;     --使能端         output:OUTSTD_LOGIC);  --输出端ENDbuf3x;ENTITYmux21IS      --实体2：2选1多

2、路选择器PORT(in0,in1,sel:INSTD_LOGIC;output:OUTSTD_LOGIC);4-1.答案            4-2.图4-37所示的是4选1多路选择器，试分别用IF_THEN语句和CASE语句的表达方式写出此电路的VHDL程序。选择控制的信号s1和s0的数据类型为STD_LOGIC_VECTOR；当s1='0'，s0='0'；s1='0'，s0='1'；s1='1'，s0='0'和s1='1'，s0='1'分别执行y<=a、y<=b、y<=c、y<=d。4-2.答案LIBRARYIEEE;USEIEEE.S

3、TD_LOGIC_1164.ALL;ENTITYMUX41ISPORT(s:INSTD_LOGIC_VECTOR(1DOWNTO0);--输入选择信号    a,b,c,d:INSTD_LOGIC;--输入信号    y:OUTSTD_LOGIC);--输出端ENDENTITY;ARCHITECTUREARTOFMUX41ISBEGINPROCESS(s)BEGINIF(S="00")THENy<=a;ELSIF(S="01")THENy<=b;ELSIF(S="10")THENy<=c;ELSIF(S="11")THENy<=d;ELSEy

4、<=NULL;ENDIF;EDNPROCESS;ENDART;LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYMUX41ISPORT(s:INSTD_LOGIC_VECTOR(1DOWNTO0);--输入选择信号    a,b,c,d:INSTD_LOGIC;--输入信号    y:OUTSTD_LOGIC);--输出端ENDMUX41;ARCHITECTUREARTOFMUX41ISBEGINPROCESS(s)BEGINCASEsISWHEN“00”=>y<=a;WHEN“01”=>y<=b;WH

5、EN“10”=>y<=c;WHEN“11”=>y<=d;WHENOTHERS=>NULL;ENDCASE;ENDPROCESS;ENDART;4-3.图4-38所示的是双2选1多路选择器构成的电路MUXK，对于其中MUX21A，当s='0'和'1'时，分别有y<='a'和y<='b'。试在一个结构体中用两个进程来表达此电路，每个进程中用CASE语句描述一个2选1多路选择器MUX21A。4-3.答案LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYMUX221ISPORT(a1,a2,a3:INSTD_L

6、OGIC_VECTOR(1DOWNTO0);--输入信号    s0,s1:INSTD_LOGIC;    outy:OUTSTD_LOGIC);--输出端ENDENTITY;ARCHITECTUREONEOFMUX221ISSIGNALtmp:STD_LOGIC;BEGINPR01:PROCESS(s0)BEGINIFs0=”0”THENtmp<=a2;ELSEtmp<=a3;ENDIF;ENDPROCESS;PR02:PROCESS(s1)BEGINIFs1=”0”THENouty<=a1;ELSEouty<=tmp;ENDIF;ENDP

7、ROCESS;ENDARCHITECTUREONE;ENDCASE;4-4.下图4-39是一个含有上升沿触发的D触发器的时序电路，试写出此电路的VHDL设计文件。4-4.答案LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYMULTIISPORT(CL:INSTD_LOGIC;--输入选择信号    CLK0:INSTD_LOGIC;--输入信号    OUT1:OUTSTD_LOGIC);--输出端ENDENTITY;ARCHITECTUREONEOFMULTIISSIGNALQ:STD_LOGIC;

8、BEGINPR01:   PROCESS(CLK0)BEGINIFCLK‘EVENTANDCLK=’1’THENQ<=NOT(CLORQ);ELSEENDIF;EN