简易电压表设计实验报告.doc

简易电压表设计实验报告.doc

ID:53837378

大小:367.50 KB

页数:19页

时间:2020-04-08

简易电压表设计实验报告.doc_第1页
简易电压表设计实验报告.doc_第2页
简易电压表设计实验报告.doc_第3页
简易电压表设计实验报告.doc_第4页
简易电压表设计实验报告.doc_第5页
资源描述:

《简易电压表设计实验报告.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、.数字电路与逻辑设计实验实验报告课题名称:简易数字电压表的设计学院:信息与通信工程学院班级:姓名:学号:班内序号:..一.设计课题的任务要求设计并实现一个简易数字电压表,要求使用实验板上的串行AD芯片ADS7816。1.基本要求:(1)测量对象:1~2节干电池。(2)AD参考电压:2.5V。(3)用三位数码管显示测量结果,保留两位小数。(4)被测信号超过测量范围有溢出显示并有声音提示。(5)按键控制测量和复位。2.提高要求:(1)能够连续测量。(2)自拟其他功能。二.系统设计(包括设计思路、总体框图、分块设计)1.

2、设计思路本次实验利用ADS7816作为电压采样端口,FPGA作为系统的核心器件,用LED数码管进行已测电压值的显示,先把读取的12位串行二进制数据转换成并行的12位二进制数据,然后再把并行的12位二进制数据转换成便利于输出的3位十进制BCD码送给数码管,以显示当前测量电压值。这些工作由ADS7816转换控制模块、数据转换控制模块、译码显示模块完成。2.总体框图..3.分块设计3.1ADS7816转换控制模块(1)ADS7816工作原理在ADS7816的工作时序中,串行时钟DCLK用于同步数据转换,每位转换后的数据在

3、DCLK的下降沿开始传送。因此,从Dout引脚接收数据时,可在DCLK的下降沿期间进行,也可以在DCLK的上升沿期间进行。通常情况下,采用在DCLK的上升沿接收转换后的各位数据流。CS的下降沿用于启动转换和数据变换,CS有效后的最初1至2个转换周期内,ADS7816采样输入信号,此时输出引脚Dout呈三态。DCLK的第2个下降沿后,Dout使能并输出一个时钟周期的低电平的无效信号。在第4个时钟的上升沿,Dout开始输出转换结果,其输出数据的格式是最高有效位(B11位)在前。当最低有效位(B0位)输出后,若CS变为高

4、电位,则一次转换结束,Dout显三态。(2)元件设计:en:A/D转换启动键,输入。输入高电平时开始转换。clk:时钟输入。ad_dat:ADS7816转换结束后的12位串行二进制数据输入端。cs:A/D转换结束信号,输出,当A/D转换结束时,此端输出一个高电平(转换期间一直为低电平)。data_out[11..0]:12位并行二进制数据输出端。..3.2数据转换控制模块(1)元件设计en:开始测量键,输入。按键按下为高电平。reset:复位键,输入。按键按下为高电平。clk:时钟输入。datain[11..0]:

5、12位并行二进制数据输入端。beef:蜂鸣器,高电平有效。d2[3..0]:低四位十进制BCD码输出端d3[3..0]:中四位十进制BCD码输出端d4[3..0]:高四位十进制BCD码输出端(2)状态说明reset,en两个按键有四个状态组合00,01,10,11,按键按下为“1”,状态转移图如下所示,当状态为01,10时开始数据转换。(3)数据处理ADS7816是12位模数转换器,它的输出状态共有4096种,输入信号Ui为0~2.5V电压范围,则每两个状态值为2.5/(4096-1),约为0.0006V,故测量分

6、辨率为0.006V。常用测量方法是:当读取到DB11~DB0转换值是XXXH时,电压测量值为U≈XXXH×0.02V;考虑到直接使用乘法计算对应的电压值将耗用大量的FPGA内部组件,本设计用查表命令来得到正确的电压值。在读取到ADS7816的转换数据后,先用查表指令算出高,中,低4位的3个电压值,并分别用16位BCD码表示;接着设计16位的BCD码加法,如果每4位相加结果超过9需进行减10进1。这样得到模拟电压的BCD码。..二进制数据高4位电压中4位电压低4位电压00000.0000.0000.00000010.

7、1540.0100.00100100.3070.0190.00100110.4610.0290.00201000.6140.0380.00201010.7680.0480.00301100.9220.0580.00401111.0750.0670.00410001.2290.0770.00510011.3820.0860.00510101.5360.0960.00610111.6900.1060.00711001.8430.1150.00711011.9970.1250.00811102.1500.1340.008

8、11112.3040.1440.0093.3译码显示模块clk1:时钟输入。doo2[3..0]:低四位十进制BCD码输入端doo3[3..0]:中四位十进制BCD码输入端doo4[3..0]:高四位十进制BCD码输入端CAT[5..0]:片选信号,输出seg[6..0]:7段数码管显示,输出dp:小数点显示,输出..三.仿真波形及波形分析1.ADS7816

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。