一种高性能数字下变频硬件计算结构-论文.pdf

一种高性能数字下变频硬件计算结构-论文.pdf

ID:53756513

大小:508.98 KB

页数:4页

时间:2020-04-24

一种高性能数字下变频硬件计算结构-论文.pdf_第1页
一种高性能数字下变频硬件计算结构-论文.pdf_第2页
一种高性能数字下变频硬件计算结构-论文.pdf_第3页
一种高性能数字下变频硬件计算结构-论文.pdf_第4页
资源描述:

《一种高性能数字下变频硬件计算结构-论文.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、2014牟第7期文章编号:1009—2552(2014)07—0O94—04中图分类号:TN914.3文献标识码:A一种高性能数字下变频硬件计算结构王超,谢憬,封成冬(上海交通大学微电子学院,上海200030)摘要:数字下变频是软件无线电的核心技术,随着通信技术的发展,如今对其处理速度要求越来越高。现提出了一种高性能的数字下变频硬件计算结构,使用CORDIC,流水线划分,重定时等技术来优化数字下变频各个模块的硬件结构。通过和传统设计方案的实验比较,证明了本方案能在将FPGA总体资源使用等效门数减少29.54%的情况下,将最高数据吞吐率提升6.74倍。关键词:数字下变频;结

2、构优化;流水线;重定时Highperformance~gimldownconverterstructureWANGChao,XIEJing,FENGCheng-dong(SchoolofMia吣el‘咖ics,ShanghaiJiaotongUniversity,Shanghai200030,China)Abstract:Digitaldownconverter(DDC)isthecoretechnologyofsoftwareradio.Asthedevelopmentofwirelesscommunication,thereisagrowingdemandinthec

3、alculatespeedofDDC.ThispaperpresentsahighperformanceDDChardwarestructure.CORDIC,pipelining,retimingareusedtooptimizeeachhardwareunitinit.TheexperimentresultsshowthatincomparisonwiththetraditionalDDCstructure,theoptimizedDDCcanreduceFPGAdesignequivalentgatecountby29.54%andincreaset}lemaxim

4、umdatathroughputby6.74times.Keywords:digitaldownconverter;structureoptimization;pipeline;retiming0引言1高性能数字下变频系统设计数字下变频(DDC,DigitalDownConverter)是无文献[2]给出了一种DDC的传统实现方案,其线电接收技术中非常重要的一步,用于将数字化的硬件结构,与基本计算流程如图l所示。中频信号转化到基带,同时进行信息抽取。它可以输入的中频模拟信号经过A/D转换后进入在信号携带信息不损失的前提下降低数据流量,提DDC,首先使用数控振荡器(NCO)

5、来完成正交解高了系统实时处理的能力。DDC是软件无线电的调,将信号的频率从中频搬移到基带,然后进行抽取核心技术之一,被广泛运用于蜂窝通信,及各种军用滤波来降低数据量,包括CIC滤波,半带滤波,FIR和民用的无线系统J。滤波这三部分。随着通信技术的发展,信号处理领域对处理速在上述传统DDC实现方案中,各模块的关键路度和实时性的要求越来越高,这样DDC不仅需要保径都很大,极大限制了处理速度。为了提升其运算证计算精度,也需要更高的数据吞吐率。本文基于效率,本文针对各个模块的特点,分别用多种方法对FPGA硬件开发环境,结合软件无线电设计思想,对其硬件结构进行了优化,包括了CORD

6、IC,流水线,数字下变频的各个模块分别用不同方法进行了硬件收稿日期:2013—10—21结构上的优化,提出了一种高性能的硬件计算结构,作者简介:王超(1989一),男,硕士研究生,研究方向为大规模集成电路的设计与验证。力争保证处理精度的同时大幅提升计算速度与吞吐率。一94—输入I路输出Q路输出图1数字下变频硬件结构重定时等技术,并将在后续章节中结合系统模块做具体介绍。所以由于关键路径短,该模块运行的频率很高,1.1正交解调正交解调用于将信号从中频搬移到基带,从而可以进行后续的抽取与滤波。假设一个数字窄带信号频率远远高于其带宽,则可以表示为:[n]=a[n]COS{∞。t+

7、n]},如果乘以一个复信号进行频谱搬移,并在后续步骤中通过低通滤波,则能从中分离出÷口(儿)J,即为需要的基带信号。传统设计方案使用NCO来实现正交解调模块,fcn={三。一,,,、但是其一个乘法的关键路径的延迟很长,且需要额外ROM来保存乘法所需要的系数。所以本文采用CORDIC来实现余弦乘法,避免了大量系数所需要的存储空间。此外也使用CORDIC的流水线结构,将关键路径从一个乘法降低到一个加法。图2是一个l2级流水线CORDIC运算单元。~/3"Xtq'Xv由于数字下变频在每个时钟周期都有数据输入,所以根据CORDIC算法

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。