AFDX终端系统硬件设计与应用研究-论文.pdf

《AFDX终端系统硬件设计与应用研究-论文.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、AFDX终蠲系统硬件设计与应用研究彭杰，董文岳，蒋晓华，代成威(珠海欧比特控制工程股份有限公司，广东珠海，519080)摘要：本文在研究航空全双工交换式以太网(AvionicsFul1DuplexSwitchedEthernet，AFDX)实时传输协议的基础上，分析了AFDX网络的组成架构，设计了双冗余AFDX终端系统的硬件系统，并分析了整个硬件系统的各个模块的设计和功能，为AFDX网络交换机的研发打下了良好的基础。关键词：AFDX终端；实时以太网；AFDX交换机；PCI9056中文分类号：TN915文献标识码：AAF

2、DXTerminalSystemHardwareDesignandAppliedResearchPENGJie，DONGWen—yue，JIANGXiao-hua，DAIWei-wei(ZhuhaiOrbitaControlEngineeringCo．，Ltd．Zhuhai519080，China)Abstract：ThispaperbasedonAviationfull—duplexswitchedEthernet(AvionicsFullDuplexSwitchedEthernet，AFDX)real-timetr

3、ansportprotocol，analysisthecompositionoftheAFDXnetwork，designadual-redundantAFDXEShardwaresystem，andanalysisthedesignandfunctionalityofthevariousmodulesoftheentirehardwaresystem，layagoodfoundationfortheresearchanddevelopmentoftheAFDXswitchnetwork．Keywords：AFDXte

4、rminal；real-timeethernet；AFDXswitch；PCI90561引言AFDX终端IP核的实现方法。本文在研究AFDX航电系统网络传输协议的基础上，分析基于PCI接口AFDX是目前世界上较先进的航空电子网络数的AFDX端系统的硬件实现架构，并着重分析硬件据传输技术之一，与常规以太网相比，它具有实时系统各个组成部分的功能。性、可靠性高、带宽大和集成度高等特点，在航空电子领域隐藏着巨大应用潜力。文献『I-21从实时l生的角2AFDX系统概述度研究了AFDX网络的端到端延迟性；文献[引从可靠性角度分析A

5、FDX冗余调度管理；文献分析了航空全双工交换式以太网(AvionicsFullDuplex理系统。本设计中PHY物理层芯片选择MARVELL外一种方式就是采用专用PCI协议芯片。本终端系公司生产的型号为88E1111的PHY芯片，该芯片统设计中从性能稳定性和结构简易性方面出发，选性能稳定，支持1O／100／1000M以太网传输，支持择用PLX公司生产的PCI9056芯片，该芯片可以设GMII，RGMII，SGMII，TBI，RTBI等通信传输模式，为置成多种传输模式，完成AFDX与航电计算机之间了双冗余PHY接口实现同

6、步数据传输，本设计中，的通信桥接功能。为了PHY的时序完全同步，这里双PHY共用一个在PCI9056与本地FPGA之间的通信分为直接25MHz的有源晶振。主模式(DirectMasterMode)、直接从模式(DirectSlaveMode)和DMA模式。由于PCI通信要AFDX3．3FPGA控制器网络的10M／100M通讯速率，这里采用直接从模式，FPGA控制器实现AFDX协议栈的全部功能，T作时序如图3所示，PCI9056为主，FPGA为从。如流量整形、虚拟链路调度、完整性检查、冗余管理、LHOLD为输出，声明使用

7、本地地址数据总线，以太网MAC层功能、与PCI9056通信接口等功能。LHOLDA为本地总线申请使用成功的返回信号。本设计中FPGA采用Ahera公司的EP3C55F48417NLBE[3：0]#为本地总线使能控制引脚，这里选择32芯片，下面分端系统发送和接收两个方面简单介绍位宽的数据总线。LA[31：21为地址总线，在本地总线AFDX协议栈_T作过程：申请使用成功信号返回且本地总线位宽使能有效端系统协议芯片中的发送模块，CPU控制模块后，开始输出地址信号。ADS#为起始信号，表明地经由PCI接f1通过DMA方式，将航

8、电子系统中的址总线有效且开始一个有效的总线访问，同时一个数据帧传送到SDRAM中。发送模块依照一定的调周期后就可以读数据或者写数据了，LW／R#低电平度算法调度到相应VL后，计算得出该帧缓存的地为渎高电平为写。为了与PCI9056进行高效的数据址，从该帧缓存起始地址开始，每次4Bytes将数据通信，FPGA罩面必须有相应的本地数据