资源描述：
《基于fpga的高速可变周期脉冲发生器的设计与实现》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、基于F=>的高速可变周期脉冲发生器的设计与实现"IP"!应用与设计!"#$%&#$%&’()*+,-./01234陈满9中国核动力研究设计院第三研究所!四川成都:/;;高速#可编程的优点!设计了一款可以灵活改变脉冲输出周期和输出个数的周期脉冲发生器$利用?@AB语言编写了全部模块!并在>$".%C公司提供的D7C%"70!G高速G周期G脉冲发生器中图分类号’H(II/J/文献标识码!!文章编号!/;;:":KLL
2、9M;;LN;IO;;IPO;I()*+,-.-/0).1+2.3+4-45#$%&67.*)/8+,86*9))/9:1*),)-)0.340;+38<8.-,).71)9)0+4/QRSTUC-!"#$%&’()*+,’-+#."/01’)*2#3’*4-5+6+/+’#.786-)978’-:;/<=>>?=9786-)@&7*30.<3’>F(=>OVC0.+3453O0W..+W7$0.5.-.%C",%X634133C013C-5.CV$.W.%4,+C-+"3.-78V.%,Y,7"W7"W7$0.06C0+.Z.$,W.+J[
3、3.W7$0.5.-.%C",%1,8V4-.0F=>%0C+ZC-"C5.0,YV.4-53453O0W..+XW%,5%C88CV$.J>$$"3.8,+7$.0C%.%.C$4].+64"3D7C%"70!;40/*’F=>G3453O0W##aGW.%4,aGW7$0.5.-.%&",%止#同时启动第二个记录低电平持续时间的计数器!引言计时!当第二个减法计数器也减计到零时#计数器要
4、求改变脉冲周期和输出脉冲个数的脉冲输自动停止!这样就完成一个脉冲的输出#而这个脉出电路模块在许多工业领域都有运用!采用数字器冲的周期控制完全可以在计数器的初始值中进行件设计周期和输出个数可调节的脉冲发生模块是有效的设定#以达到脉冲周期可调的目的!为了控方便可行的!为了使之具有高速"灵活的优点#本文制脉冲个数的输出#在脉冲输出通道上设计一个数采用!"#$%&公司的可编程芯片’()!设计了一款周量控制计数器#对脉冲个数进行计数#当计到要求期和输出个数可变的脉冲发生器!经过板级调试获输出的个数时#完成输出并给出一个+,-.信号作为得良好的运行效果!
5、该模块工作完成的标志信号!封装好的脉冲发生器设计框图如图/所示!"总体设计思路引脚信号说明$脉冲的周期由高电平持续时间与低电平持续0"&%"信号$启动信号!时间共同构成#为了改变周期#采用两个计数器来%.0."信号$系统复位信号!分别控制高电平持续时间和低电平持续时间!计数1$,12信号$系统时钟信号!器采用可并行加载初始值的*位减法计数器!设3453信号$高电平持续时间初值!定$当要求的高电平时间以初始值加载到第一个减$,6信号$低电平持续时间初值!法器中后#减法器开始减计数#计数到零时自动停-78信号$个数控制寄存器初始值!万方数据#"<
6、#!!"#$%&’!!""!年第"期!""!年"月#$%&$%信号!脉冲输出信号"初始化时为低"’#()加到下一级类似的减法计数器的,%-+%信号上$’#()信号!脉冲输出完的标志信号"将会启动下一级计数器的工作&如果将下一级的完成信号’#()加载给本级的,%-+%信号$将会重启一个脉冲的生成&如此将会自动循环以达到不间断输出一定周期脉冲的目的&图8脉冲发生原理图!高低电平计时器设计!"#设计方法图"减法计数器模块时序仿真图为了产生所需要时间的高电平#可以利用一个%数量控制计数器设计可预置数的减法计数器来达到目的$计数器设计分为两个部分$一部
7、分是可预置数的自控制减法计数%!#设计方法器%另一部分是减法计数器工作完成后的检测系数量控制计数器设计与高低电平计数器类似$统$检测到计数器工作完成后输出一个时钟周期宽不同之处在于$减法计数器的时钟输入端接脉冲的的脉冲作为该计数器工作完成信号$并可作为下一输出信号$当要求输出脉冲的个数到达时$输出一个计数器工作的启动信号&原理框图如图*所示&个门控信号’##+$后面的两个3触发器仍然用来捕获门控信号’##+的后沿&一旦输出个数到达$’#()信号立即输出一个时钟周期宽度的脉冲作为标志&具体设计框图如图4所示&图*自控制减法计数器模块原理图!!$
8、工作原理首先$外部的复位信号+),)%给出一个时钟周期宽的脉冲$复位内部各个信号及触发器&图4数量控制计数器模块原理框图然后$在下一个有效时钟时刻$外部,%-+%信
