集成电路工艺基础2006

《集成电路工艺基础2006》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、集成电路工艺基础—CMOS工艺2006.10MOS晶体管的特点•MOSFET：金属氧化物半导体场效应管•特性–具有良好的开关性–引起的寄生效应很小–高集成密度–相对简单的制造工艺–低功耗•成为现代集成电路生产的主要工艺CMOS集成电路的基本制造工艺•P阱CMOS工艺P阱CMOS工艺以N型单晶硅为衬底，在其上制作P阱。NMOS管做在P阱内，PMOS管做在N型衬底上。P阱工艺包括用离子注入或扩散的方法在N型衬底中掺进浓度足以中和N型衬底并使其呈P型特性的P型杂质,以保证P沟道器件的正常特性。P阱杂质浓度的典型值要比N型衬底中的高5~10倍才能保证器件性能。然而，P阱的过

2、度掺杂会对N沟道晶体管产生有害的影响，如提高了背栅偏置的灵敏度，增加了源极和漏极对P阱的电容等。CMOS集成电路的基本制造工艺电连接时，P阱接最负电位，N衬底接最正电位，通过反向偏置的PN结实现PMOS器件和NMOS器件之间的相互隔离。P阱CMOS芯片剖面示意图见下图。CMOS集成电路的基本制造工艺•N阱CMOS工艺N阱CMOS正好和P阱CMOS工艺相反，它是在P型衬底上形成N阱。因为N沟道器件是在P型衬底上制成的，这种方法与标准的N沟道MOS(NMOS)的工艺是兼容的。在这种情况下，N阱中和了P型衬底,P沟道晶体管会受到过渡掺杂的影响。早期的CMOS工艺的N阱工艺

3、和P阱工艺两者并存发展。但由于N阱CMOS中NMOS管直接在P型硅衬底上制作，有利于发挥NMOS器件高速的特点，因此成为常用工艺。CMOS集成电路的基本制造工艺N阱CMOS芯片剖面示意图见下图。CMOS集成电路的基本制造工艺•双阱CMOS工艺随着工艺的不断进步，集成电路的线条尺寸不断缩小，传统的单阱工艺有时已不满足要求，双阱工艺应运而生。通常双阱CMOS工艺采用的原始材料是在N+或P+衬底上外延一层轻掺杂的外延层，然后用离子注入的方法同时制作N阱和P阱。使用双阱工艺不但可以提高器件密度，还可以有效的控制寄生晶体管的影响，抑制闩锁现象。N阱CMOS集成电路加工过程简介

4、一、硅片制备二、前部工序Mask掩膜版CHIP•掩膜1：N阱光刻N-wellSi-衬底具体步骤如下：1．生长二氧化硅：SiO2Si-衬底2．N阱光刻：涂胶、掩膜对准、曝光、显影、刻蚀3．去胶4．掺杂：掺入P元素涂胶显影刻蚀去胶掺杂掩膜2：光刻有源区♣淀积氮化硅♣光刻有源区♣场区氧化♣去除有源区氮化硅及二氧化硅♣生长栅氧♣淀积多晶硅淀积氮化硅光刻有源区场区氧化去除氮化硅及二氧化硅长栅氧淀积多晶硅掩膜3：光刻多晶硅光刻多晶硅掩膜4：N+区光刻1、N+区光刻2、离子注入P+，栅区有多晶硅做掩蔽，称为硅栅自对准工艺。3、去胶P+N+区光刻掩膜5：P+区光刻1、P+区光刻2、

5、离子注入B+3、去胶B+P+区光刻掩膜6：光刻接触孔光刻接触孔掩膜7：光刻铝引线1、淀积铝2、光刻铝ALPSG场氧Poly栅氧N+P+光刻铝N阱P硅衬底掩膜8：刻钝化孔circuitchippadCHIP•中测打点三、后部封装（在另外厂房）（1）背面减薄（2）切片（3）粘片（4）压焊：金丝球焊（5）切筋（6）整形（7）所封（8）沾锡：保证管脚的电学接触（9）老化（10）成测划片（11）打印、包装金丝劈加热压焊CMOS集成电路工艺接触孔版6CMOS集成电路工艺•第一版为N阱掩膜用以限定N阱区面积及位置。在SiO层上2刻出N阱注入窗口(刻蚀掉窗口内SiO)层,2随后进行

6、N阱注入(如磷离子)和推进,如图(a)所示。然后,重新生长薄氧和氮化硅薄层。•第二版为薄层氧化区掩膜用以确定薄氧区面积和位置。该区域内将完成所有P沟和N沟MOS管的源、漏和栅的制作,故该版又称为有源区版。这一步将分别完成场氧生长和高质量的薄栅氧化层的生长。薄氧区光刻结果如图(b)所示。•第三版为多晶光刻掩膜。用于制作多晶硅栅极以及形成电路结构的多晶硅的连线和电阻。这一步是在新生长的栅氧化层上先用CVD法淀积多晶硅,用该版以干法刻蚀出所需多晶硅图形。如图(c)中的U字形,即为反相器中P管和N管相连的栅极。•第四版为p+掺杂区图形掩膜。如图(d)中p+区,包括P管的栅、

7、源、漏以及P型衬底欧姆接触区。多晶硅栅本身作为漏、源掺杂离子注人的掩膜(离子实际上被多晶栅阻挡,不会进人栅下硅表面,称硅栅自对准工艺)。经硼离子注入、扩散推进,完成P沟管和P型衬底欧姆接触区的制作•第五版为N+掺杂区图形掩膜。N+区掩膜如图(e)所示。•第六版为接触孔掩膜。用来确定欧姆接触的大小和位置。在P管、衬底引出的p+区和P管、N阱引出的N+区形成以后,再生长一层SiO,用该版对新生长2氧化膜刻出能实现欧姆握触的引线孔(包括金属与扩散区、金属与多晶硅的接触)。图(f)给出了这一版的结果。•第七版为金属图形(电极和连线)掩膜用于确定集成元器件电极引出和互连布