基于光纤和FPGA的高速串行实时通信总线设计.pdf

基于光纤和FPGA的高速串行实时通信总线设计.pdf

ID:53571555

大小:149.35 KB

页数:3页

时间:2020-04-18

基于光纤和FPGA的高速串行实时通信总线设计.pdf_第1页
基于光纤和FPGA的高速串行实时通信总线设计.pdf_第2页
基于光纤和FPGA的高速串行实时通信总线设计.pdf_第3页
资源描述:

《基于光纤和FPGA的高速串行实时通信总线设计.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、设计与应用基于光纤和FPGA的高速串行实时通信总线设计Designofhigh-speedserialreal-timecommunicationbusbasedonFPGAandfiber涂天祥,黄剑锋,王清阳,裴海龙TUTian-xiang,HUANGJian-feng,WANGQing-yang,PEIHai-long(华南理工大学自动化科学与工程学院,广州510640)摘要:高速串行的实时通信是CNC控制技术的发展方向和研究热点。本文介绍了自主研发的高速串行实时通信总线,其中重点阐述了总线的硬件架构设计,对总线通信协议和

2、总线驱动程序开发做了简要介绍。并在实际数控系统中检验了总线的有效性。关键词:高速串行实时通信总线;光纤;FPGA;数控系统中图分类号:TN913文献标识码:B文章编号:1009-0134(2009)06-0086-030引言指挥和控制一个环上的所有通信。驱动器与光纤环之间的连接件称为从站[3]。主站通过光纤通道将数随着数字伺服装置的发展,控制单元与数字伺据和控制信号发往各个从站,各个从站将反馈数据服装置的数据通信成为一个关键问题,采用高速串发回主站,送到控制器处理。其中,一个通信环路行实时通信是发展方向和研究热点。目前国内在该中

3、可以有多个从站连接伺服驱动器、变频器或步进领域的研究和应用尚处于起步阶段,无法与国外主电机驱动器进而控制电机,可以有一个从站做为专流技术(如SERCOS)抗衡,而国外软硬件产品技门的I/O从站连接输入控制信息设备。图1为术附加值高、价格昂贵,不利于在国内自动化领域HSRCBUS基本结构示意图。每个站点都是环路上中推广使用[1]。高速串行实时通信总线(High-speed的一个节点,数据在环路上按照图示的流向单向传SerialReal-timeCommunicationBus,HSRCBUS)就输。为避免环路上的数据冲突,各站点分

4、时占有数是为了满足底层设备间通信的高实时性、高可靠性据发送权。表1为HSRCBUS和MECHATROLINK-要求,为了掌握自主知识产权而成立的。Ⅱ通信规格对比[2]。1高速串行实时通信总线概述表1HSRCBUS和MECHATROLINK-Ⅱ通信规格对比现场总线中的“运动控制现场总线”,是连接控制系统操作端进行驱动或是输入控制信号的设备(如I/O或传动装置等)的网络。运动控制现场总线注重多台伺服器间的精确同步控制和高速性,具有代表性的有SERCOS、MECHATROLINK等[2]。我们开发的HSRCBUS也属于运动控制现场总线

5、。HSRCBUS采用主从站环形网络拓扑结构,非常适合工业加工现场的分布式控制。主从站之间采用光纤作为通信介质,因此控制器和驱动器之间传送光信号,从而有效地排除了传输过程中的噪声干扰。控制器与光纤环之间的连接件称为主站,主站收稿日期:2008-10-22基金项目:国家自然科学基金重点项目(60736024)作者简介:涂天祥(1984-),男,研究生,主要研究方向为数控技术。【86】第31卷第6期2009-06设计也分为两个部分,首先介绍伺服从站设计,下一小节介绍I/O从站设计。伺服从站与伺服器直接相连,并加入环路实现对伺服电机的控

6、制。伺服从站硬件主要由电源、从站协议电路、光收发器、D/A转换电路等组成。其中D/A采用某公司的16位串行D/A转换器DAC714。基于FPGA的伺服从站硬件结构,如图3所示。图1HSRCBUS基本结构示意图2硬件设计2.1主站设计主站直接与控制器相连,指挥和控制环路上的所有通信。硬件部分主要实现与控制器的连接以及主站通信协议的运行。主站硬件主要由电源、图3HSRCBUS伺服从站硬件结构图主站协议电路、光收发器、面板控制电路等组成。FPGA中运行伺服从站协议,其一组I/O端口与其中主站电路的协议芯片选用某公司的Cyclone系D

7、/A转换器和差分收发器相连,并通过SCSI接口连列的FPGA,光收发器选用某公司的单模收发器接伺服控制器,其一对I/O与光电转换模块相连,实RTXM135。基于FPGA的主站硬件结构,如图2现伺服电机与主站控制器之间的数据交换。所示。2.3I/O从站设计I/O从站与开关、继电器和传感器等直接相连,并加入环路实现对外部信号的响应和处理。I/O从站硬件主要由电源、从站协议电路、光收发器、I/O接口电路等组成。基于FPGA的I/O从站硬件结构,如图4所示。图2HSRCBUS主站硬件结构图FPGA做为核心器件,用于实现HSRCBUS物理

8、层和数据链路层协议,FPGA一组I/O端口定义为标准ISA接口,并通过ISA接口实现与控制器的数据交换,另外一对I/O端口与光电转换模块相连,通过光收发器让来自控制器的数据或控制信号和从站图4HSRCBUSI/O从站硬件结构图的反馈信号完成通信。面板控制电路,基

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。