用于3d集成中的晶圆和芯片键合技术

用于3d集成中的晶圆和芯片键合技术

ID:5345655

大小:474.84 KB

页数:8页

时间:2017-12-08

用于3d集成中的晶圆和芯片键合技术_第1页
用于3d集成中的晶圆和芯片键合技术_第2页
用于3d集成中的晶圆和芯片键合技术_第3页
用于3d集成中的晶圆和芯片键合技术_第4页
用于3d集成中的晶圆和芯片键合技术_第5页
资源描述:

《用于3d集成中的晶圆和芯片键合技术》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、:⋯⋯造一堇....:电子五工业毫用设函菁l矗己i目j用于3D集成中的晶圆和芯片键合技术ShariFarrens(sussMicroTec,228SussDrive,WaterburyCenter,VT05677,U.S.A.)摘要:3D集成技术包括晶圆级、芯片与晶圆、芯片与芯片工艺流程。通过器件的垂直堆叠得到其性能的提升,并不依赖于基板的尺寸和技术。所有的报道均是传输速度提高,功耗降低,性能更好及更小的外形因素等优势使得这种技术的名气大振。选择晶圆或芯片级集成的决定应基于几个关键因素的考虑。对于不同种类CMOS、非CM0S器件间的集成,芯片尺寸不匹配引发了衬底的变化(如300mtn对l

2、50mm).芯片与晶圆或芯片与芯片的堆叠也许是唯一的选择。另外.当芯片的成品率明显地不同于晶圆与晶圆键合方法时。在堆叠的晶圆中难以使确认好芯片的量达到最大。在这种情况下,应将一枚或两枚晶圆划切成小芯片并仅将合格的芯片垂直地集成只要适当地采用晶圆与晶圆键合.Y-艺便可实现高成品率器件同类集成晶圆间键合具有最高的生产效率,工艺流程简便及最小的成本。满足选择晶圆级或芯片级工艺总的工艺解决方案应结合对准和键合细节来考虑决定最终的设备选择和工艺特性。所有这些工艺的论证证实对于多数产品的制造3D集成是可行的,而且有些也已成为生产的主流。关键词:3D集成;晶圆键合;晶圆对准;成品率;解决方案中图分类号

3、:TN405.97文献标识码:A文章编号:1004.4507(2010)10-0032.08WaferandDieBondingTechnologiesfor3DIntegrationShariFarrens(SUSSMicroTec,228SussDrive,WaterburyCenter,VT05677,U.S.A.)Abstract:3Dintegrationtechnologiesincludewaferlevel,die-to—waferanddie—to-dieprocessingflows.Theperformancegainsachievedbyverticalstack

4、ingofdevicesareindependentofsubstratessizeandtechnology.Allapplicationsreportenhancedtransmissionspeeds,lowerpowerconsumption,be~erperformance,andsmallerformfactorstonameafewofthetechnologybenefits.Thedecisiontochoosewaferordielevelintegrationisbasedonseveralkeyconsiderations.Forheterogeneousinte

5、gra—tionbetweenCMOSandnon-CMOSdevicesthediesizesarenotmatchedandincomingsubstratesizemayvary(300mmvs.150mmforexample).Die—to—waferordie—to—diestackingisperhapstheonly收稿日期:2010.09—25((总第182期)圈■囡砸团■‘jEq塑.!M日——:旦市IJ蕉遣茎:oDtion.Inaddition,whenthedieyieldsaredramaticallydifferentthewafertowaferbondingm

6、ethodswillnotmaximizethenumberofKGD(knowngooddie)combinationsinthestackedwafers.Inthesecasesoneorbothofthewaferswillbedicedandonlygooddiewillbeverticallyintegrated.Homogeneousintegrationofhighvieldingdevicesuseswafertowafertechnologywheneverappropriate.Wafer—to—waferbondingmaximizesthethroughput。

7、simplifiestheprocessflow,andminimizescost.Totalprocesssolutionsaretailoredtothechoiceofwaferlevelordielevelprocessingwithconsiderationofalignmentandbondingdetailsdefiningthefinalequip‘mentchoicesandprocessspecifics.Dem

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。