td-lte系统中伪随机数生成器的研究与实现

《td-lte系统中伪随机数生成器的研究与实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、统中伪随机数生成器的研一技一术一交=流65技术交流时刻状态X(n-I-1)只有一位是有效输出，如果想得到m位的输出，这里有几种方案：(1)执行m次式(1)的状态转换图2内部反馈型LFSR过程，即得(+)=Qx(n)这样可图中，DFF代表D类型触发器(Dtypeflip—flop)，产生出m位新的有效输出，这个方法又称LeapForward。C=1,2⋯庀)是反馈系数。本文的前处理部分只用到了方法。外部反馈型LFSR，下面对其进行分析。(2)只执行1次式(1)的状态转换过程产生一位，1．1前处理把，1⋯一+1作为m位的输出，但是这样产生的外部反馈型LFSR的反馈

2、关系可用公式表示’为：随机数相关性很大。X：C1X10c2x0⋯0ck(1)一2一(3)执行s(s

3、耗的硬件资源也相对较多。困的列向量，其内容为LFSR~前时刻(假设为初始状态0)国(5)由反馈方式互不相同的m个LFSR实现，可以实园的L位状态信息：x(n)=(X。，⋯)；x(n+1)现长周期的随机数序列，但是消耗的硬件资源较多。为LFSR在下一时刻(状态1)的L位状态信息：(6)由工作在m倍时钟下的LFSR将相邻的m次输出合并生成。这种方法需要使用FPGA内部~MMCMt4]x(n+1)=(Xn⋯一)；+2)~LFSR在状态(混合模式时钟管理模块)，以产生m倍频的时钟信号。2的L位状态信息：x(n+2)=，，⋯一+)；Q由于有效周期变为原来LFSR周期的1

4、／m。要获得较长周为状态转换矩阵，其内容为期必须使用非常高阶的本原多项式P(z)，这样消耗的硬件c22CL1一资源也相对较多，而且使用MMCM资源会限制系统可以10···000工作的最高频率，不适合TD—LTE系统对信号处理速度的01000Q=：：(2)．：要求。●_●●00-．．100论文中采用第3种方法进行前处理。00．．．010公式(1)中：nf]n+l替换时就有：则公式(1)可以用矩阵的形式表示如下：㈣+1)=Q×x(n)(3)=Q×(Q×())=Q×(n)、由序列构成的(O，1)区间内的m位随机数可以表可以依此类推得：示为：=∑2一(4)其中，Q是新

5、的状态转换矩阵。根据Q设计的反馈可见，每个随机数需要由随机序列中连续的m个回路就可以在一个时钟周期内求出s位有效输出。数据构成。应用式(1)所表述的状态转换关系求得的下一66TD-LTE系统中伪随机数生成器的研究与实现对于9的计算，可以用递推法和不完全归纳法得出以获得较长的周期；在产生这样的随机数之后采用交织技其通用公式，其通式为：术降低随机数之间的相关性。(2)可以先用多路LSFR产生相同比特位数的随机cl×Q—C×Q数，然后对这些随机数采用异或处理生成所需的随机数。Q=Q×Q(7)CMXQ对于方式(1)虽然采用阶数较高的本原多项式P(z)，但是获得随机数的

6、周期还是不够长，所以论文中采)()0(￡)用方式(2)产生。对于方式(2)中，LSFR的转换级数s其中，C。=(c．c⋯cc)是一个由反馈系数越大，则随机数之间的相关性越小，但是对应的硬件逻辑构成的行向量，其中=o(i=k+l，⋯)，E(L)()是一个级数就会变多；采用的LSFR路数越多，生成的随机数周(L一1)阶单位矩阵，0一是一个零向量。期越长，生成的随机数之间的相关性越小，但是消耗的硬而：件资源越多，降低了硬件可以达到的最高工作速度。因此Cl×Q=(cc3⋯c0)+c。(cc⋯，)折中考虑，选择了4路LSFR，各路的k、q、s要满足如下关系式[1】=(8

7、)0<2a

8、4一Z一次“异或”操作(即对应着硬件结