正弦信号发生器+DAC输出2010(DE2-70版).doc

《正弦信号发生器+DAC输出2010(DE2-70版).doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、《硬件系统课程设计》实验指导书原《基于FPGA的嵌入式系统设计与实践》《EmbeddedSystemDesignandPracticeBasedonFPGA》实验一、正弦信号发生器————DE2—70平台本实验指导书阐述了一个简单的正弦信号发生器在QUARTUSⅡ上的实现。通过这个文档，旨在演示利用QUARTUSⅡ开发数字电路的基本流程和QUARTUSⅡ软件的相关操作，并借此介绍QUARUTSⅡ的软件界面。我们还针对NIOSⅡ的实验板，实现了本文档所示硬件模块的相关配置工作以及下载和实现。实验条件：818181目录二、实验步骤：71、工程创建72、sin信号发生器顶层

2、模块的设计173、定制ROM存储sin波形数据233.1建立.mif文件233.2ROM数据的生成243.3定制ROM元件253.3.1调用MegaWizardPlug-InManager263.3.2设置LPM_ROM模块273.3.3添加文件到工程344、编译、综合等375、仿真385.1编辑波形文件395.2配置仿真参数515.3进行仿真566、内部电路观察587、生成symbol628、管脚分配679、下载6710、利用SignalTapII观察波7111、利用外设DAC观察输出波形7412．作业8181一、设计原理：下图所示为正弦信号发生器的结构，共有4个部

3、分组成：VHDL顶层设计singt.vhd6位计数器（地址发生器）Sin数据存储ROM8位DAC顶层文件singt.vhd在FPGA中实现两个部分：1、6位计数器产生地址信号；2、存储正弦信号（6bits地址线，8bits数据线）的ROM，有LPM_ROM模块实现，LPM_ROM模块底层由FPGA的EAB、ESB或M4K来实现。地址发生器的时钟频率CLK假设为f0，这里我们设定的地址发生器为6bit，则周期为26＝64，所以一个正弦周期内可以采样64个点，DAC后的输出频率f为：我们可以如下生成sin数据以用于查找表，双、单极性Sin(x)数据波形可如下：x=roun

4、d((sin(linspace(0,2*pi,64))+1)*127.5)；81所要得到的单极性信号波形。81二、实验步骤：1、工程创建建立工程进入QUARTUSⅡ开发软件，选择“File”点击“NewProjectWizard”。81弹出工程向导对话框，选择“Next”输入存放工程及其相关设计文件的文件夹：指定“工程名”和工程对应的“顶层设计实体名”。这里我们将工程名和顶层设计实体名都取作“singt1”，再点击Next。注意：工程路径中不要包含中文8181接下来点击“Add”将先期已经输入的设计文件（*.bdf；*.vhd；*.v等）添加到工程中，这里我们没有事先

5、输入好的文件，因此不用添加，即使点击AddAll，也没有文件可以加入。接着点击“UserLiberaryPathname”指定用户自定义元件库的路径，这里我们没有要用的用户自定义元件库，也忽略跳过，直接进入下一步。如有已经输入完毕的设计文件，我们可以参照下述方式建立新工程：8181打开此文件，正弦信号发生器的VHDL格式的设计文件已在文件框中；81指定目标器件。81由于本实验所用的Altera套件是用“CycloneII”系列的“EP2C70F896C6”。在实际实验中，可以通过查看开发板参考手册，或者直接观察开发板来获得所使用的器件具体型号。81接下来指定“设计输入

6、，综合，仿真，时序分析……”用到的工具，QUARTUSⅡ对第三方工具的支持比较完善，这里我们不选择，直接点击“Next”，QUARTUSⅡ将使用默认的“设计输入，综合，仿真，时序分析……”工具。81上图给出了所创建工程的主要的信息。点击“Finish”，工程新建完成，工程相关的基本配置工作也完成，这些已经配置的参数，在开发工作进行的过程中，仍然可以通过菜单“Assignments”－>“Settings”来修改。812、sin信号发生器顶层模块的设计新工程设计文件输入（建立顶层设计文件）模式：新建文件，打开File菜单点击New命令，选择“DeviceDesignFi

7、les”子类中的“VHDLFile”，点击“OK”，创建一个vhdl文件作为顶层设计文件，顶层设计利用VHDL语言方式输入。81我们刚才已经用拷贝文件方式新建了顶层设计文件保存，这是工程新建的第一个文件，系统会默认保存为顶层设计实体的名字，在本实例中，也就是“singt1”，点击“保存”，这样，就新建好了顶层设计实体的输入文件。下面我们介绍的是如何输入VHDL格式来建立我们所需模块的实现代码，没有兴趣的同学可以跳过此节。注意：Quartus给我们提供了很多的帮助，比如对VHDL不熟悉或某些语法生疏的情况下，该软件提供了如下图的模板生成代码：8181（