用Verilog语言设计任意次ASIC分频器.pdf

《用Verilog语言设计任意次ASIC分频器.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第27卷第2期商洛学院学报Vo1．27No．22013年4月JournalofShan~uoUniversityADr．2013用Verilog语言设计任意次ASIC分频器唐卫斌(商洛学院物理与电子信息工程系，陕西商洛72600o)摘要：介绍Verilog在数字电路设计中特别是分频器中的应用以及它相对的优越性。基于现在常用的计数器设计思想，具体给出了任意偶数次分频和任意奇数次分频的可重复使用的Verilog代码。通过了EDA软件ModelSim的仿真验证，得到了ASIC的RTL结构图。两段代码给其他数字逻辑电路设计人员提供了现成的设计模版，

2、可以大大减少设计时间。，关键词：Verilog语言；ModelSim软件；偶数次分频；奇数次分频中图分类号：TN772文献标识码：A文章编号：1674一O033(2013)02—0015—04AFrequencyDivisionASICDesignbyVerilogHDLTANGWei-bin(DepartmentofPhysics&ElectronicInformationEngineerinShanu0University,Shanglu~Shaanxi726000Abstract：Anintroductiontothedesignof

3、thefrequencydivisionASICbyVerilogHDLandtheadvantagesofthisLanguagearegiven．Basedonthecountercircuitusednowadays，theVerilogHDLcodeofodd-frequencydivisioncircuitandtheeven-frequencydivisioncircuitarealsogivenindetails．ThentheyaresimulatedcorrectlybythesoftwareModelSimwhichis

4、oneofthesplendidEDAsoftwares．AtlasttheASICRTLstructureplateisderived．Thetwocodesegmentsaregooddesigntemplatesavailableforotherdigitallogiccircuitdesigners，shortenthedesigntimegreatly．KeyWords：VerilogHDL；ModelSimsoftware；even-frequencydivision；odd-frequencydivisionVerilog语言

5、是应用最广泛的硬件描述语言设计[31，但是，对于时钟要求不太严格的设计，通(HDL)之一。它是硬件(数字逻辑电路)设计人员过自主设计进行时钟分频的实现方法仍是不错和EDA工具之间的界面；是一种用形式化方法的选择。首先这种方法可以节省锁相环资源，再来描述数字电路和设计数字逻辑系统的语言。设者，这种方式只消耗不多的逻辑单元就可以达到计者可以利用这种语言来描述自己的设计思想，对时钟操作的目的，具有成本低、可编程等优点嗍。然后利用EDA工具进行仿真验证和时序分析，而使用Verilog语言进行分频器设计在当前设计再自动综合到门级电路，最后用ASIC(

6、专用集成实践中并不多见，文献[5】中夏宇闻教授对此稍有电路)或FPGA实现其功能。提及，但未给出具体代码。本文在介绍计数器设分频器是FPGA设计中使用频率非常高的计的基础上，给出基于计数器的分频器设计模基本单元之一它是将较高频率通过分频得到较版，包括偶数次分频和奇数次分频，这些模版在低频率的一种单元电路。尽管目前在大部分设计当前的设计实践中尚且空缺，因而可以给其他数中还广泛使用集成锁相环(如altera的PLL，字逻辑电路设计人员直接调用，或者作为库文件Xilinx的DLL)来进行时钟的分频、倍频以及相移使用，从而大大缩短电路设计人员的设计

7、时间。收稿日期：2012—09—16作者简介：唐卫斌，男，陕西商州人，讲师16商洛学院学报加13年4月1计数器always@(posedgeclk，posedgersf)if(rst)计数器是实现分频电路的基础，计数器有普cnt<=O；复位信号$／通计数器和约翰逊计数器两种。这两种计数器均else可应用在分频电路中网。beginif(cnt==9)cnt<=0；当计数到91．1加法(或减法)计数器时强制归零／使用Verilog实现的模十加法计数器：elsecnt<=cnt+1；计数，modulecntl0(clk，rst，cnt)；／*定义

8、端口变量％／endinputclk，rst；endmoduleoutput[3：0]cnt；reg[3：0]cnt；使用Modelsim仿真结果如图1所示。H。a。矗譬J]广r‘