资源描述：
《基于FPGA的数字滤波器的设计与实现总结.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、电声器件与电路ElectroacousticPartsandCircuiT文章编号:1002-8684(2008)05-0023-03基于FPGA的数字滤波器的设计与实现·实用设计·陆宇鹏,邱宏安,田多华,邵立群(西北工业大学航海学院,陕西西安710072)【摘要】提出了一种基于FPGA的FIR线性相位滤波器设计方案,充分利用FPGA四输入查找表LUT结构构成向量乘法器,给出了对应的VHDL源程序及仿真结果,并讨论了设计误差原因及改进措施。与普通滤波器相比,基于查找表的FIR滤波器具有速度快、占用资源少的特点。采
2、用流水线技术对加法运算进行处理,速度进一步提高。【关键词】FPGA;FIR滤波器;VHDL;四输入查找表【中图分类号】TN713【文献标识码】ADesignofFIRFilterBasedonFPGALUYu-peng,QIUHong-an,TIANDuo-hua,SHAOLi-qun(CollegeofMarine,NorthwestPolytechnicalUniversity,Xi′an710072,China)【Abstract】ThedesignschemeofFIRlinearityphasicdig
3、italfilterbasedonFPGAisintroduced.TheFPGAfourimportLUTconfigurationisusedtomakeupofvectormultiplication,andtheVHDLsourceprogramandsimulatingresultsaregiven.Thedesignerrorcauseandimprovingmeasurearediscussed.Comparedwithcommonfilter,thefilterbasedLUThastheadva
4、ntagesofquickspeedandlessresource.Theproductionlinetechnologyisemployedtocarryouttreatmentonadditionarithmetic,andtoimprovespeed.【Keywords】FPGA;FIRfilter;VHDL;LUT1指标的确定和滤波器系数的提取法运算。h(n)是通过窗函数求得的,在实际编写查找表时,根据工程实际需要,选定FIR的性能指标如下:采由于数据全部采用二进制的补码形式,因此若不改变样频率fs=10
5、00Hz;截止频率fc=100Hz;类型:低通;阶表中h(n)的形式直接编制,则得到的结果会因为个别数:16阶;8bit输入和输出数据宽度。数据产生溢出而发生错误,如当有2个同符号数相加FIR滤波器的系数可用窗函数的方法来获得,窗时就可能产生溢出,溢出现象是由于得到运算结果超函数法的基本思想是使其具有最窄主瓣宽度和尽可能出了8bit补码所能表示的数据范围。小的旁瓣[1]。笔者选择利用矩形窗进行设计,因为在编为了防止这种情况的产生,笔者采用了将h(n)数制LUT表的过程中运算量较小。若不选择矩形窗而选据右移一位,并
6、增加一位符号位的方法。此种方法在保择其他窗函数进行设计也是可行的,因为ROM的容量持数据位数不变的前提下,是通过牺牲数据精度来得很大,在编制查找表时,常常只用到它的一小部分空出正确结果的。间,只是在编制查找表时计算量会变得很大。3FIR滤波器的算法分解及查找表的2系数的量化实现原理Matlab模拟得到的脉冲成形滤波器的系数都是浮基于FPGA进行FIR滤波器设计,主要是通过乘点数,转换成定点系数需要进行量化。理论上使量化误法器、加法器和移位寄存器来实现,其核心是乘累加功差最小的定点系数在数轴上是均匀分布的,而CSD
7、编能[2]。查找表的方式是将乘法器用查找表来代替,由此码的系数在数轴上是非均匀分布的。存在空隙,即使无来提高运算速度,减少资源占用,如图1所示,以8bit限增加字长也不能减小这个空隙,要减小这个空隙只输入为例,说明如何使用查找表来实现乘累加运算的。有增加非零位个数。而非零位个数L非常重要,直接关以一个2bit正整数的例子加以说明。系到硬件规模,L每加1,每个抽头就需要增加一个加电声技术2008年第32卷第5期!"#电声器件与电路ElectroacousticPartsandCircuit能先求得理想脉冲响应h(n
8、),然后在MATLAB中调h(0)=01,h(1)=11,h(2)=10,h(3)=11,ds(0)=11,s(1)=00,s(2)=10,s(3)=01用窗函数w(n),从而计算出h(n)的具体数值。被乘数h(n)01111011乘数s(n)×110010014FIR滤波器的VHDL描述及仿真部分乘积p(n)01000011=1001笔者可采用VHDL语言进行FIR滤波
