资源描述：
《数字电视地面广播传输系统发射端的FPGA设计与实现费.pdf》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、中国有线电视2007(05)CHINADIGITALCABLETV数字电视中图分类号:TN949.197!!文献标识码:B!!文章编号:1007-7022(2007)05-0419-04数字电视地面广播传输系统发射端的FPGA设计与实现∀陈!涛,许林峰(电子科技大学,四川成都610054)摘!要:介绍数字电视地面广播传输(DTTB)系统(GB20600-2006)发射端的系统结构,给出了基于FPGA的实现方案,重点介绍数字逻辑部分的FPGA设计。关键词:数字电视地面广播传输系统;信道编码和调制;现场可编程门阵列DesignandImplementationofTra
2、nsmitterofDTTBSystemonFPGA∀CHENTao,XULinfeng(UniversityofElectronicScienceandTechnology,SichuanChengdu610054,China)Abstract:Inthisarticle,thestructureoftransmitterofDigitalTelevisionTerrestrialBroadcastingSystemisintroduced,andtheimplementationschemebaseonFPGAisgiven.Thedesignoflogicmo
3、duleonFPGAisspatiallyemphasized.Keywords:DigitalTelevisionTerrestrialBroadcastingSystem;ChannelCodingandModulation;FPGA1!数字电视地面广播传输系统概述!!地面数字电视广播系统发送端完成从TS码流到经过数年的研究和探讨,2006年8月30日,国家地面电视传输信道信号的转换,输入数据码流经过信标准化管理委员会发布公告,中国数字电视地面广播道编码、比特流到符号流的星座映射与符号交织编码传输系统标准###GB20600-2006数字电视地面广并加入系统信息
4、后形成基本数据块,该基本数据块经播传输系统帧结构、信道编码和调制于2006年8月过帧体数据处理后以时域信号形式(帧体)与相应的18日正式批准成为强制性国家标准,2007年8月1日PN同步序列(帧头)复合为信号帧,此后经过基带后[1]起实施,本系统的发送端原理如图1所示。处理,再变频生成射频信号放大后发射。2!系统的FPGA设计实现方案在本设计方案中,将图1所示各功能模块在基于FPGA的发射系统中实现,其中数字基带部分完全在FPGA芯片中完成,数字上变频部分和D/A转换由专用器件(AD9857)完成,这种处理方式使得系统结构简单灵活,便于调试和移植,本方案的FPGA设计
5、的总体方案如图2所示。图1!发送端原理框图作者简介:陈!涛(1981!),男,硕士研究生,主要研究方向为数字视频与HDTV,E-mai:lxccdct@yahoo.com.cn;许林峰(1976!),男,博士研究生,讲师,主要研究方向为信号与信息处理、数字通信、数字视频等。419陈!涛等:数字电视地面广播传输系统发射端的FPGA设计与实现!!!!!中国有线电视2007年第05期图4!单个循环矩的实现结构图2!FPGA总体方案框图(3)星座映射与交织!!外部给FPGA提供一个基准时钟,时钟管理模块星座映射采用一个ROM查找的方式处理,将星以其为参考时钟,通过锁相环
6、生成各个模块的工作时座映射后的星座符号扩展后的码字(这里扩展为32钟,总控制单元控制各模块的启动和数据传输。bits)按顺序存入ROM,输入的码流由映射方式控制信2.1!信道编码、星座映射的FPGA设计号控制分解成相对应宽度的码字(2bits、4bits、6这一部分即图1中随机化到复用之间的部分。bits),同时由映射方式控制信号处理生成相对应的(1)随机化ROM地址,根据地址信号从ROM进行读取,输出相对系统输入的数据码流经过数据结构变换,输入的应的符号位。比特码流(字节码字从MSB到LSB)与随机序列进行交织部分的时域符号交织编码是在多个信号帧的逐位模二加后产生数据
7、扰乱码。随机序列生成的多项基本数据块之间进行的,采用基于星座符号的卷积交1415式定义为:G(x)=1+x+x,初始状态定义为织编码。时域交织可选的两种工作模式结构一致,M100101010000000,这里利用移位寄存器实现。由信号取值不同,以模式1为例:B=52,M=240符号,由图3帧开始信号产生移位寄存器初始化信号,对寄存器初可推算交织/解交织总延迟的总时延为M∃(B-1)∃始化,时钟同步循环产生所需要的伪随机序列,按位与B符号,则发送端交织部分需要的缓冲存储空间达到输入数据流模二运算,实现输入数据的随机化,FPGA52∃51∃2
