基于fpga的aes3ebu数字音频接收器的设计

《基于fpga的aes3ebu数字音频接收器的设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、2009年第9期中图分类号：TN912．3文献标识码：A文章编号：1009—2552(20o9)09—0115—02基于FPGA的AES3／EBU数字音频接收器的设计周宣，陈明义(中南大学信息科学与工程学院，长沙410083)摘要：为给数字广播电视设备提供AES3／EBU数字音频接1：7并提高系统集成度与灵活性，研究了一种采用ALTERACycloneIIFPGA实现AES3／EBU数字音频接收器的方法，用过采样的技术提取出AES3／EBU数字音频数据中的时钟，并且将每一帧中的音频取样值及其相关数据同步并行输出，也可转换成IIS的形式输出，完成了专用的AES3／EBU数字

2、音频接收芯片的功能。关键词：AES3／EBU；FPGA；过采样；时钟恢复DesignofAES3／EBUdigitalaudioreceiverbasedonFPGAZHOUXuan．CHENMing．Yi(School0fInformatimScienceandEI璀啦，CentralSouthUniversity，a删410083，嘶)Abstract：ThispaperpresentsawaytorealizetheAES3／EBUdig4uaaudioreceiverwithALTERACycloneIIFPGA．Byusingtheover-samplingte

3、chnology，itrecoverstheclockfromtheAES3／EBU(1igitalaudio，andoutputallofthedatac0ntainedineveryframe．alsoitcallconverttheparalleldataintoIISformat．SoitrealizesthefunctionofASICthatusedasthereceiverofAES3／EBUdigi~audio．itcangethelpfromthisdesigntoimproveintegrationdegreeandflexibilityofthesy

4、stemintheproject．Keywords：AES3／EBU；FPGA：over-sample；re—clock0引言度与灵活性，也有助于降低成本。AES3／EBU音频是由美国音频工程学会和欧洲1系统设计广播联盟共同提出的数字音频标准。它由成对的音在基于FPGA的AES3／EBU数字音频接收器硬频通道组成，同样，也可以作单声道运用(当两个声件系统中，因为在电缆中AES3／EBU数字音频信号道数据一致时)。这种用于传输音频数据的格式可是差分传输且电压范围是2V～7V(⋯7V2V)，适用于任何被认可的取样频率，音频数据采用的是所以必须将信号转换成单端输入且符合LVTH

5、3．3VPCM编码形式，而传输于信道时信号采用的是双相的电平标准。这里采用的是RS485接口芯片不归零的编码方式，所以时钟和数据在接收端都能SP1485，它能将差分的信号转换成3．3V的单端信恢复出来。本文只讨论经过电平转换后，能直接应号。时钟源直接采用12．288MHz晶振，FPGA采用用于FPGA的AES3／EBU音频信号。的是CycloneII系列中的EP2C5T144C8，系统硬件结目前，大都使用专用的AES3／EBU数字音频接构如图1所示。收芯片来作为AES3／EBU数字音频与处理器之间的接口，而这些专用芯片一般都是将音频转换为IIS格式输出，处理器需要专门的I

6、IS接收电路来将串行的数据转换成并行数据，这样不仅增加了系统成本，而且还降低了系统的集成度与灵活性。而在由图1系统硬件结构FPGA构成的音频处理系统中，可以采用FPGA直接将AES3／EBU数字音频转换成并行数据，供内部处收稿13期：2009—03—02作者简介：周宣(1984一)，男，硕士研究生，研究方向为数字f’播电理，也可以任意格式将音频数据输出，提高系统集成视设备的研发。一I15—在AES3／EBU音频标准中，取样频率可以是冲，经过串并转化之后形成8位的并行数据。由于32kHz，44．1kHz或者48kHz，本文以48kHz的采样频受到长距离信道上噪声的干扰，接收

7、端处的AFt3／率为例进行说明⋯。EBU信号的占空比往往不是50％，而是会出现一些本设计采用分模块设计的方法，如图2所示，偏差]。这样就使得依靠检测跳变沿来进行同步的12．288MHz的时钟信号经过FPGA内部的锁相环倍过采样模块输出的同步时钟脉冲与锁相环输出的时频之后产生30．72MHz的5倍于AES3／EBU数字音钟脉冲不同步，如图2所示，“ae$一in”指示的AES3／频信号码元速率的过采样时钟，同时2分频产生一EBU输入信号的占空比出现了偏差，“sample—out”路同步的6．144MHz时钟驱动格式化输出模块。经与