基于fpga的数据采集系统ieee1394接口设计

基于fpga的数据采集系统ieee1394接口设计

ID:5272722

大小:878.62 KB

页数:4页

时间:2017-12-07

基于fpga的数据采集系统ieee1394接口设计_第1页
基于fpga的数据采集系统ieee1394接口设计_第2页
基于fpga的数据采集系统ieee1394接口设计_第3页
基于fpga的数据采集系统ieee1394接口设计_第4页
资源描述:

《基于fpga的数据采集系统ieee1394接口设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、2009年仪表技术与传感器2009第12期InstrumentTechniqueandSensorNo112基于FPGA的数据采集系统IEEE1394接口设计刘光远,张涛,郑伟波(中国科学院上海技术物理研究所,上海200083)摘要:介绍了数据采集系统中以FPGA为处理核心、采用TI公司接口芯片的IEEE1394接口设计,给出了系统硬件设计和FPGA逻辑设计,讨论了IEEE1394总线异步和等时数据传输的设计方法。该系统能够同时传输图像、传感器数据和控制指令,具有传输速度快、通用性好、易于扩展等优点。关键词:IEEE1394;FP

2、GA;高速总线接口;数据采集中图分类号:TP274文献标识码:A文章编号:1002-1841(2009)12-0046-03DesignofIEEE1394InterfaceBasedonFPGAforDataAcquisitionSystemLIUGuang2yuan,ZHANGTao,ZHENGWei2bo(ShanghaiInstituteofTechnicalPhysics,ChineseAcademyofSciences,Shanghai200083,China)Abstract:IEEE1394interfacebas

3、edonFPGAandTIchipsfordataacquisitionsystemwasintroduced.ThehardwaredesignandFPGAlogicdesignweregiven,andthedesignsofasynchronousandsynchronousdatatransferwerediscussed.Imagedata,sen2sordataandcontrolinstructionscanbetransferredsimultaneouslyinthesystem.Thedataacquisit

4、ionsystemhasthecharacteristicsofhightransmissionspeed,goodversatility,convenientoperation,etc.Keywords:IEEE1394;FPGA;high2speedbusinterface;dataacquisitionsystem0引言机对IEEE1394接口异步读操作传输;随着科学技术的不断发展,对系统测控的需求不断提高,(3)驱动执行机构的控制指令流,由主控计算机对系统的测量点和参数越来越多,尤其是视觉图像数据也逐渐成IEEE1394接

5、口异步写操作实现。为重要的测量参数使用,同时还需具有对执行机构的控制功能。这样对测控系统的可靠性、实时性、数据传输速率提出了更高的要求。现行的串行总线中,RS-422/RS-485、CAN总线都属于低速总线,数据速率不超过1Mbit/s,难以满足日益增长的数据采集传输要求。IEEE1394是在20世纪80年代提出的高速串行总线接口,图1IEEE1394接口系统方案当时称为FireWire.1995年,由IEEE(电气和电子工程师协会)系统中,FPGA采用的是基于Flash技术的ProASIC系列芯正式认可并命名为IEEE1394,

6、可以支持100Mbit/s、200Mbit/s、片APA300,容量为300000门。APA300内置72KB的SRAM结[1]400Mbit/s的数据传输。IEEE1394具有高数据速率、支持异构,可作为少量数据的传输缓冲。IEEE1394接口采用的是链路步和等时传输、点对点连接、热插拔、线缆提供电源等优点。多层芯片TSB12LV32和物理层芯片TSB41AB3。FPGA与台设备可以通过树状或菊花链状拓扑连接到网络中,并共享总IEEE1394接口芯片的连接如图2所示。[2]线传输带宽。与USB2.0相比,IEEE1394总线具有

7、挂载的设TSB41AB3是支持3个线缆接口的物理层芯片,通过对备更多、允许多主设备、主设备负担小并且可通过光电隔离提241576MHz晶振倍频作为时钟源。TSB12LV32是一款支持高可靠性等优势。IEEE1394a总线标准的高性能通用链路层芯片,最高传输速率1系统方案为400Mbkit/s,支持与TI物理层芯片的无缝连接,其工作时钟系统采用单片FPGA作为测控和通信处理核心,而由物理层芯片通过SCLK提供。TSB12LV32为后端提供了2个IEEE1394接口采用双接口芯片设计,并配备了SRAM作为大量数据接口:主机接口和DM接

8、口。系统中FPGA采用主机接口完数据缓冲,其整体框图如图1所示。系统同时传输处理以下3成寄存器配置和异步数据传输,而同时采用DM接口完成等时数种数据:据发送。TSB12LV32还为FPGA提供中断输出INT和可编程状(1)实时图像数据,每帧图像大于

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。