数字电路复习题及答案资料.doc

数字电路复习题及答案资料.doc

ID:52717263

大小:110.00 KB

页数:25页

时间:2020-03-29

数字电路复习题及答案资料.doc_第1页
数字电路复习题及答案资料.doc_第2页
数字电路复习题及答案资料.doc_第3页
数字电路复习题及答案资料.doc_第4页
数字电路复习题及答案资料.doc_第5页
资源描述:

《数字电路复习题及答案资料.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、《数字电子技术基础》复习题一.选择填空题(以下每小题后均给出了几个可供选择的答案,请选择其中一个最合适的答案填入空格中)1.处理b的电子电路是数字电路。(a)交流电压信号(b)时间和幅值上离散的信号(c)时间和幅值上连续变化的信号(d)无法确定2.用不同数制的数字来表示2004,位数最少的是d。(a)二进制(b)八进制(c)十进制(d)十六进制3.最常用的BCD码是b。(a)5421码(b)8421码(c)余3码(d)循环码4.格雷码的优点是c。(a)代码短(b)记忆方便(c)两组相邻代码之间只有一位不同(d)同时具备以上三者5.两个开关控制一盏灯,只有两个开

2、关都闭合时灯才不亮,则该电路的逻辑关系是a。(a)与非(b)或非(c)同或(d)异或6.已知F=ABC+CD,选出下列可以肯定使F=0的取值d(a)ABC=011(b)BC=11(c)CD=10(d)BCD=1117.2004个1连续异或的结果是a。(a)0(b)1(c)不唯一(d)逻辑概念错误二、填空题(请在空格中填上合适的词语,将题中的论述补充完整)1.5的5421BCD码是0101这个是8421码的。2.逻辑表达式中,异或的符号是⊕,同或的符号是⊙。3.逻辑函数常用的表示方法有真值表、逻辑函数式、逻辑图和卡诺图。4.用代数法化简逻辑函数需要一定的经验和技

3、巧,不容易确定化简结果是否是最简。5.用卡诺图化简逻辑函数,化简结果一般是最简与-或式。一.选择填空题(以下每小题后均给出了几个可供选择的答案,请选择其中一个最合适的答案填入空格中)1.实体(ENTITY)描述一个设计单元的CD的信息。(a)行为、元件及连接关系(b)元件、子程序、公用数据类型(c)名称和端口的引脚等(d)可编译的设计单元2.结构体(ARCHITECTURE)用于描述设计单元的AD。(a)行为、元件及连接关系(b)元件、子程序、公用数据类型(c)名称和端口的引脚等(d)可编译的设计单元3.在VHDL语言中,ARCHITECTURE中的语句都是B

4、执行的语句。(a)顺序(b)并行(c)即可顺序也可并行(d)无法确定4.在VHDL程序设计中,下面4个部分,C不是可编译的源设计单元。(a)ARCHITECTURE(b)ENTITY(c)PROCESS(d)PACKAGE5.在VHDL程序中,以下4个部分,BC可以有顺序执行语句。(a)结构体(ARCHITECTURE)(b)进程(PROCESS)中的关键词BEGIN前(c)进程(PROCESS)中的关键词BEGIN后(d)程序包(PACKAGE)6.结构体中的变量应在VHDL程序中D部分给予说明。(a)结构体对应的实体的端口表中(b)结构体中关键词BEGIN

5、前(c)结构体中关键词BEGIN后(d)程序包(PACKAGE)7.VHDL中的各种逻辑运算中,运算符D的优先级别最高。(a)AND(b)OR(c)XOR(d)NOT8.在VHDL语言中,不同类型的数据是D的。(a)可以进行运算和直接代入(b)不能进行运算和直接代入(c)不能进行运算但可以直接代入(d)可以进行运算但不能直接代入9.在VHDL语言中,信号赋值语句使用的代入符是C。(a)=(b):=(c)<=(d)==10.在VHDL语言中,变量的赋值符是B。(a)=(b):=(c)<=(d)==二、填空题(请在空格中填上合适的词语,将题中的论述补充完整)1.两

6、种复合数据类型是记录和集合。2.进程启动、触发的条件是敏感信号发生变化。3.进程的语句是顺序执行的。4.要使用VHDL的程序包时,要用use语句说明。5.能与逻辑电路图中的器件一一对应的VHDL描述方式是结构化描述。1.简述VHDL语言的主要优点。答:VHDL语言的主要优点是:(1)覆盖面广,描述能力强,是一个多层次的硬件描述语言;(2)可读性好,既能够被计算机接受,也容易被人理解;(3)生命期长,它的硬件描述与工艺技术无关,不会因工艺变化而过时;(4)支持大规模设计的分解和已有设计再利用,有利于由多人或多项目组来共同完成一个大规模设计;(5)已成为IEEE承

7、认的一个工业标准,成为一种通用的硬件描述语言。2.判断如下VHDL的操作是否正确,如不正确,请改正。字符a和b的数据类型是BIT,c是INTEGER,执行c<=a+b。答:操作不正确,应把a和b的数据类型改为INTEGER。3.一个VHDL模块是否必须有一个实体和一个结构体?是否可以有多个实体和结构体?简述它们的作用。答:一个VHDL模块必须有一个实体,可以有一个或多个结构体。实体描述一个设计单元的外部接口以及连接信号的类型和方向;结构体描述设计单元内部的行为,元件及连接关系,结构体定义出了实体的功能。一.选择填空题(以下每小题后均给出了几个可供选择的答案,请

8、选择其中一个最合适的答案填入空格中)1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。