设计课题一数字闹钟的设计.ppt

《设计课题一数字闹钟的设计.ppt》由会员上传分享，免费在线阅读，更多相关内容在PPT专区-天天文库。

1、设计课题一：数字闹钟的设计该数字钟可以实现3个功能：计时功能、整点报时功能和重置时间功能。其中计时模块有4部分构成：秒计时器、分计时器、时计时器和星期计时器。1、秒计时器是由一个60进制的计数器构成的，具有清0、置数和计数功能。2、分计时器是由一个60进制的计数器构成的，具有清0、置数和计数功能。3、时计时器是由一个24进制的计数器构成的，具有清0、置数和计数功能。4、星期计时器是由一个7进制的计数器构成的，具有清0、置数和计数功能。5、报时模块的功能是当整点时，闹钟响铃，并且持续1分钟。（whenmin=“00000000”an

2、dreset=‘1’）6、采用元件例化语句编写顶层文件的程序。EntitytopclockisPort(clk,reset,set:instd_logic;S1,m1,h1:instd_logic_vector(7downto0);D1:instd_logic_vector(2downto0);Alarm:outstd_logic;Sec,min,hour:bufferstd_logic_vector(7downto0);Day:outstd_logic_vector(2downto0));End;设计课题二：多功能信号发生器的设

3、计设计一个多功能信号发生器，根据输入信号的选择可以输出递增锯齿波、递减锯齿波、三角波、阶梯波和方波等5种信号。1.递增锯齿波的设计IFtmp="11111111"THENtm：="00000000"；ELSEtmp：=tmp+1；ENDIF：2.递减锯齿波的设计IFtmp="00000000''THENtmp：="11111111"；ELSEtmp：=tmp-1；--递减信号的变化ENDIF：3.三角波的设计4.阶梯波的设计5.方波的设计6.数据选择器的设计用8选1数据选择器设计课题三：智力竞赛抢答器的设计设计一个4人参加的智力竞

4、赛抢答计时器。电路具有回答问题时间控制功能。要求回答问题时间小于等于100妙(显示为0～99)，时间显示采用倒计时方式。当达到限定时间时，发出声响以示警告；当有某一参赛者首先按下抢答开关时，相应显示灯亮并伴有声响，此时抢答器不再接受其他输入信号。七段译码电路casediswhen"0000"=>q<="0111111";when"0001"=>q<="0000110";when"0010"=>q<="1011011";when"0011"=>q<="1001111";when"0100"=>q<="1100110";when"01

5、01"=>q<="1101101"when"0110"=>q<="1111101";when"0111"=>q<="0100111";when"1000"=>q<="1111111";when"1001"=>q<="1101111";whenothers=>q<="0000000";endcase;设计课题四：脉宽调制信号发生器的设计设计一个可以为一个可控制周期时间提供逻辑1和逻辑0值的PWM（脉宽调制）信号。本设计包括三个功能模块：数据存储器、双向计数器、T型触发器。1、数据寄存器存储计数器的值，该值确定了脉冲宽度。当双向计数器

6、的计数达到最大值，它将会从数据寄存器加载一个新的值。2、当数据第一次被加载时，计数器开始从这个数据值减计数到0，在这个操作阶段，计数的终值和PWM信号均为0.当计数器计数到0时，产生新的计数值信号，并且它会触发T型触发器，驱动PWM信号为高电平。数据值重新记载到计数器，并且计数器增技术到最大值，当计数器技术到最大值时，产生一个新的计数终值信号，并驱动PWM信号从高电平变为低电平。数据值重新加载到计数器，并且新的一个计数周期重复。1、计数器的计数方向由PWM信号控制，当PWM信号为低电平时，计数器为减计数器；当PWM信号为高电平时，

7、则计数器为增计数器。2、由计数终值信号触发PWM信号电平的转换。3、计数终值控制从数据寄存器加载数据到计数器，当计数终值信号为高电平时，数据被加载。